- 使用基于電磁場分析的設計軟件來選擇退耦電容的大小及其放置位置可將電源平面與地平面的開關噪聲減至最小。
隨著信號的沿變化速度越來越快，今天的高速數字電路板設計者所遇到的問題在幾年前看來是不可想象的。對于小于1納秒的信號沿變化，PCB板上電源層與地層間的電壓在電路板的 各處都不盡相同，從而影響到IC芯片的供電，導致芯片的邏輯錯誤。為了保證高速器件的正確動作，設計者應該消除這種電壓的波動，保持低阻抗的電源分配路徑。
為此，你需要在電路板上增加退耦電容來將高速信號在電源層和地層上產生的噪聲降至最低
- 關鍵字：
地彈噪聲 電源技術 電源完整性 仿真 高速PCB 模擬技術 PCB 電路板
電源完整性介紹
您好，目前還沒有人創建詞條電源完整性!
歡迎您創建該詞條，闡述對電源完整性的理解，并與今后在此搜索電源完整性的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
