物理驗(yàn)證 文章 最新資訊

一種基于省時(shí)考慮的深亞微米VLSI的物理驗(yàn)證方法

• 　　前言  　　超大規(guī)模集成電路設(shè)計(jì)進(jìn)入到深亞微米工藝后，以時(shí)序驅(qū)動為主的開發(fā)方法使用更加普遍，面臨的新挑戰(zhàn)也隨之而來：為了可制造性而要面臨越來越多的金屬層密度問題和天線效應(yīng)問題，同時(shí)面積減小了，但由于連線延時(shí)效應(yīng)影響，給布局布線帶來了困難，以至于不得不根據(jù)布線后時(shí)序的結(jié)果回過頭重新調(diào)整時(shí)序約束以保證后面布線后滿足時(shí)序要求。這使得整個(gè)后端的時(shí)間進(jìn)度壓力加大，尤其對物理驗(yàn)證而言，作為后端設(shè)計(jì)人員將設(shè)計(jì)交給代工廠家前的最后一道程序，時(shí)間被壓縮的很緊。因此有必要提出一套成熟的物理驗(yàn)證方法，來加快
• 關(guān)鍵字： 集成電路  深亞微米  物理驗(yàn)證  天線