- 針對FPGA IP核在可進化可編程系統芯片(SoPC)中嵌入時存在FPGA IP核端口時序控制和位流下載的問題，實現一種適用于可進化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結構和可擴展的讀/寫命令傳輸方式來實現FPGA IP核與系統的異步通信。嵌入式CPU可以通過FPGA接口實現FPGA IP核的片內位流配置。FPGA接口中的硬件隨機數發生器實現進化算法的硬件加速。
- 關鍵字：
IP核 SOPC 片內位流配置
片內位流配置介紹
您好，目前還沒有人創建詞條片內位流配置!
歡迎您創建該詞條，闡述對片內位流配置的理解，并與今后在此搜索片內位流配置的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
