- 摘要：本文針對高速電路設計中經常面臨的時序問題，提出了時序分析和計算方法，并結合SPI4.2接口給出了具體分析實例。
1 滿足接收端芯片的建立/保持時間的必要性
在高速數字電路設計中，由于趨膚效應、臨近干擾、電流高速變化等因素，設計者不能單純地從數字電路的角度來審查自己的產品，而要把信號看作不穩定的模擬信號。采用頻譜分析儀對信號分析，可以發現，信號的高頻譜線主要來自于信號的變化沿而不是信號頻率。例如一個1MHz的信號，雖然時鐘周期為1微秒，但是如果其變化沿上升或下降時間為納秒級，則在頻譜儀
- 關鍵字：
DATA 源同步系統 數據類信號 時序 TSCLK 201412
源同步系統介紹
您好，目前還沒有人創建詞條源同步系統!
歡迎您創建該詞條，闡述對源同步系統的理解，并與今后在此搜索源同步系統的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
