- 意法半導體宣布該公司被任命為歐洲新的集成電路研究項目CLEAN（NanoCMOS 系統芯片泄漏功率控制）的負責人。 這個為期三年的研究項目是由歐洲委員會提供資金的，項目目標是探討65nm以下CMOS設計的泄漏電流的控制方法，延長電池使用壽命，降低電子產品功耗。 隨著65nm以下制造技術的芯片的快速發展，降低泄漏電流成為一個越來越重要的問題。電路設計工程師承認，如果不能找到并采用一個適當的對策，泄漏電流將是影響下一代電路及系統呈現精彩紛呈的應用性能的主要障礙。 要想在市場上取
- 關鍵字：
納電子 歐洲低功耗 項目 意法
歐洲低功耗介紹
您好，目前還沒有人創建詞條歐洲低功耗!
歡迎您創建該詞條，闡述對歐洲低功耗的理解，并與今后在此搜索歐洲低功耗的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
