- 邏輯優化、邏輯布局和最小化互連延遲都是實現最大性能的重要工作。時序驅動綜合技術對設計性能提供了重大改進。影響時序驅動綜合的限制因素是估計布線延遲的精度。
- 關鍵字：
物理綜合 最小化互連延遲 Virtex
最小化互連延遲介紹
您好，目前還沒有人創建詞條最小化互連延遲!
歡迎您創建該詞條，闡述對最小化互連延遲的理解，并與今后在此搜索最小化互連延遲的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
