- 提要
本應用指南介紹了在 VirtexTM-4 器件中實現存儲器接口的直接時鐘控制數據采集技術。直接時鐘控制方案利用了 Virtex-4 系列所獨有的某些架構特性（例如，每個 I/O 模塊 (IOB) 中均具備一個 64-tap 的絕對延遲線）。
簡介
大多數存儲器接口都是源同步接口，從外部存儲器器件傳出的數據和時鐘/ 選通脈沖是邊沿對齊的。在 Virtex-4 器件采集這一數據，需要延遲時鐘/ 選通脈沖或數據。利用直接時鐘控制技術，數據經延遲，并與內部 FPGA 時鐘實現中心對齊。在這
- 關鍵字：
模擬技術 電源技術 時鐘控制技術 存儲器 存儲器
時鐘控制技術介紹
您好，目前還沒有人創建詞條時鐘控制技術!
歡迎您創建該詞條，闡述對時鐘控制技術的理解，并與今后在此搜索時鐘控制技術的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
