- 本文討論電子系統級(ESL)設計和驗證方法學在系統級芯片(SoC)設計中的應用。ESL設計是能夠讓SoC設計工程師以緊密耦合方式開發、優化和驗證復雜系統架構和嵌入式軟件的一套方法學，它還提供下游寄存器傳輸級(RTL)實現的驗證基礎。已有許多世界領先的系統和半導體公司采用ESL設計。他們利用ESL開發具有豐富軟件的多處理器器件，這些器件為創新終端產品獲得成功提供必需的先進功能性和高性能。
- 關鍵字：
架構師視圖 時序捕獲 SoC
時序捕獲介紹
您好，目前還沒有人創建詞條時序捕獲!
歡迎您創建該詞條，闡述對時序捕獲的理解，并與今后在此搜索時序捕獲的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
