- FPGA實戰開發技巧（6）-時序性能是FPGA 設計最重要的指標之一。造成時序性能差的根本原因有很多，但其直接原因可分為三類：布局較差、邏輯級數過多以及信號扇出過高。
- 關鍵字：
FPGA 時序性能
時序性能介紹
您好，目前還沒有人創建詞條時序性能!
歡迎您創建該詞條，闡述對時序性能的理解，并與今后在此搜索時序性能的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
