- 針對采用線性調頻信號的寬帶雷達系統，完成單通道高速數據采集和數字脈沖壓縮系統的工程實現。系統使用ADS5500完成14位、60 MSPS的數據采集，使用FPGA實現1 024點的數字脈沖壓縮。脈沖壓縮模塊采用快速傅里葉變換IP核進行設計，可以在脈沖壓縮的不同階段對其進行復用，分別完成FFT和IFFT運算，從而使硬件規模大大減少。系統采用塊浮點數據格式以提高動態范圍，同時減小截斷(或舍入)誤差對輸出信噪比的影響。
- 關鍵字：
FPGA 數字脈沖 壓縮系統
- 引 言
隨著現代技術的發展，對雷達的作用距離、分辨率和測量精度等性能指標提出了越來越高的要求。為了增加雷達系統的檢測能力，要求增大雷達發射的平均功率。在峰值功率受限時，要求發射脈沖盡量寬，而為了提
- 關鍵字：
數字脈沖 雷達 壓縮技術 中的應用
數字脈沖介紹
您好，目前還沒有人創建詞條數字脈沖!
歡迎您創建該詞條，闡述對數字脈沖的理解，并與今后在此搜索數字脈沖的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
