- 完全的數字電路測試方法通常能將動態功耗提高到遠超出其規范定義的范圍。如果功耗足夠大，將導致晶圓檢測或預老化(pre-burn-in)封裝測試失效，而這需要花大量的時間和精力去調試。當在角落條件(corner conditions)下測試超大規模SoC時這個問題尤其突出，甚至會使生產線上出現不必要的良率損失，并最終減少制造商的毛利。避免測試功耗問題的最佳途徑是在可測試性設計(DFT)過程中結合可感測功率的測試技術。本文將首先介紹動態功耗與測試之間的關系，以說明為何功率管理現在比以往任何時候都迫切；然后介紹兩
- 關鍵字：
ATPG DFT 數字電路測試
數字電路測試介紹
您好，目前還沒有人創建詞條數字電路測試!
歡迎您創建該詞條，闡述對數字電路測試的理解，并與今后在此搜索數字電路測試的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
