數字基帶預失真系統 文章 進入數字基帶預失真系統技術社區(qū)
數字基帶預失真系統中環(huán)路延遲估計的FPGA實現
- 基于FPGA芯片Stratix II EP2S60F672C4設計實現了數字基帶預失真系統中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法，易于FPGA實現。同時，在信號失真的情況下也能給出正確的估計結果。Modelsim SE 6.5c的時序仿真結果和SignalTaps II的硬件調試結果驗證了模塊的有效性。
- 關鍵字： 數字基帶預失真系統 環(huán)路延遲估計 FPGA
| 共1條 1/1 1 |
數字基帶預失真系統介紹
您好，目前還沒有人創(chuàng)建詞條數字基帶預失真系統!
歡迎您創(chuàng)建該詞條，闡述對數字基帶預失真系統的理解，并與今后在此搜索數字基帶預失真系統的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對數字基帶預失真系統的理解，并與今后在此搜索數字基帶預失真系統的朋友們分享。 創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473