- 設計了一種基于FPGA平臺的并行處理流水線結構，配合高速查表，可支持10Gbps接口的報文轉發。該設計已應用在國家863計劃重大課題“可擴展到T比特的高性能IPv4/v6路由器基礎平臺及實驗系統”中,并通過測試。
- 關鍵字：
并行流水線 高速查表 FPGA
- 1 并行流水結構FIR的原理
在用FPGA或專用集成電路實現數字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現復雜性之間做出選擇，也就是選擇不同的濾波器實現結構。這里運用并行流水線結構來實現速度和硬件面積之間的互換和折衷。
在關鍵路徑插入寄存器的流水線結構是提高系統吞吐率的一項強大的實現技術，并且不需要大量重復設置硬件。流水線的類型主要分為兩種：算術流水線和指令流水線
- 關鍵字：
FIR濾波器 FPGA 并行流水線 單片機 可重配 嵌入式系統
并行流水線介紹
您好，目前還沒有人創建詞條并行流水線!
歡迎您創建該詞條，闡述對并行流水線的理解，并與今后在此搜索并行流水線的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
