將芯 文章 最新資訊

45納米：演繹芯片產(chǎn)業(yè)辯證法

• 　　當(dāng)業(yè)內(nèi)人士和用戶在為英特爾和AMD將芯片產(chǎn)業(yè)帶入多核時(shí)代而歡呼雀躍的時(shí)候，孰不知芯片產(chǎn)業(yè)和芯片產(chǎn)業(yè)的“圣經(jīng)”摩爾定律正在遭受芯片發(fā)展史上最嚴(yán)峻的挑戰(zhàn)和考驗(yàn)。 　　眾所周知，自1970年發(fā)明MOS工藝及1973年推出CMOS工藝以來，至今還沒有發(fā)現(xiàn)可替代它的工藝，足見CMOS工藝的經(jīng)濟(jì)合理性。因此，至今硅基材料的應(yīng)用仍在繼續(xù)延伸。然而，在晶體管工藝制造中采用二氧化硅作為柵極材料，實(shí)質(zhì)上已逼近極限。如65納米工藝時(shí)，二氧化硅柵極的厚度已降低至1.2納米，約5個(gè)硅原子層厚度，如果再繼續(xù)縮小，將導(dǎo)致漏電及功
• 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  英特爾  AMD  將芯  MCU和嵌入式微處理器