奇偶校驗碼 文章 進入奇偶校驗碼技術社區(qū)
一種混合結構高速LDPC編碼器的FPGA實現(xiàn)
- 分析了準循環(huán)低密度奇偶校驗碼生成矩陣的結構特點,討論了硬件可實現(xiàn)的三種常見編碼器結構,提出了一種混合結構的FPGA實現(xiàn)方法。通過利用循環(huán)矩陣的結構特性,增加少量硬件開銷,就可以實現(xiàn)編碼器高速編碼,滿足高速通信需求,吞吐量達1.36Gb/s。
- 關鍵字： 奇偶校驗碼 循環(huán)矩陣 FPGA
| 共1條 1/1 1 |
奇偶校驗碼介紹
您好，目前還沒有人創(chuàng)建詞條奇偶校驗碼!
歡迎您創(chuàng)建該詞條，闡述對奇偶校驗碼的理解，并與今后在此搜索奇偶校驗碼的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對奇偶校驗碼的理解，并與今后在此搜索奇偶校驗碼的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473