- 綜合考慮面積和速度等因素,采用一次多項式擬合實現了簡單快速的log-add算法單元。實驗結果表明,在相同的精度要求下,其FPGA實現資源占用合理,硬件開銷好于其他次數的多項式擬合實現方案。
- 關鍵字:
log-add算法單元 多項式擬合 FPGA
多項式擬合介紹
您好,目前還沒有人創建詞條多項式擬合!
歡迎您創建該詞條,闡述對多項式擬合的理解,并與今后在此搜索多項式擬合的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473