- 習題呢,來自夏雨聞老師的那本教材,就挑幾個感覺自己做著有點難度的寫寫吧
?
這個題呢剛開始我是沒看明白,記得書上只講了我們習慣上的用法,這種用法我是沒見過,問了下別人才知道,Verilog中一般是左高右低。第一個沒問題,第二個,input [0:2] IP,習慣上我們這樣寫 input [2:0] IP,這里兩個是等價的,即表示第0 .1 .2 三位。第三個,wire [16:23] A,也是,左高右低,表示第16.17.....22. 23位,左高右低就這樣記就好了。
- 關鍵字:
FPGA 夏雨聞 寄存器
夏雨聞介紹
您好,目前還沒有人創建詞條夏雨聞!
歡迎您創建該詞條,闡述對夏雨聞的理解,并與今后在此搜索夏雨聞的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473