- ●? ?介紹隨著技術推進到1.5nm及更先進節點，后段器件集成將會遇到新的難題，比如需要降低金屬間距和支持新的工藝流程。為了強化電阻電容性能、減小邊緣定位誤差，并實現具有挑戰性的制造工藝，需要進行工藝調整。為應對這些挑戰，我們嘗試在1.5nm節點后段自對準圖形化中使用半大馬士革方法。我們在imec生產了一組新的后段器件集成掩膜版，以對單大馬士革和雙大馬士革進行電性評估。新掩膜版的金屬間距分別為14nm、16nm、18nm、20nm和22nm，前兩類是1.5nm節點后段的最小目標金屬間距
- 關鍵字：
半大馬士革 后段器件集成 1.5nm SEMulator3D
后段器件集成介紹
您好，目前還沒有人創建詞條后段器件集成!
歡迎您創建該詞條，闡述對后段器件集成的理解，并與今后在此搜索后段器件集成的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
