- 摘要: 設計了一個12 位200 MS/s中頻采樣的流水線ADC，將輸入信號采樣保持功能集成在第一級級電路中，從而省去了采樣保持運算放大器電路(SHA-less)。設計了帶有占空比穩定功能的時鐘延遲鎖相環電路(DLL)，同時有效控制采樣時鐘的抖動保證高頻輸入信號的轉換性能。
- 關鍵字：
A/D轉換器 動態比較器 201105
動態比較器介紹
您好，目前還沒有人創建詞條動態比較器!
歡迎您創建該詞條，闡述對動態比較器的理解，并與今后在此搜索動態比較器的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
