- 在高速PCB設計中，信號的反射將給PCB的設計質量帶來很大的負面影響，而要減輕反射信號的負面影響，有三種方式： 1)降低系統頻率從而加大信號的上升與下降時間，使信號在加到傳輸線上前，前一個信號的反射達到穩定
- 關鍵字：
信號反射 匹配方式
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字：
信號反射 匹配 高速PCB
- 摘 要：本文介紹了一種新的高速總線測試和驗證方法,通過ilink工具包、集成邏輯分析儀和數字存儲示波器，能夠幫助設計和測試人員徹底的調試、驗證各種高速串行和并行總線。并且通過多路通道的眼圖測試可徹底驗證高速信號完整性問題。最后給出了高速總線測試和驗證的實例。關鍵詞：iLink工具包；iConnect；iView；iVerify；信號反射引言對于計算機普遍采用的并行總線來說，隨著系統時鐘和數據速率的提高，多位并行總線變的很難同步。對于每一個并行信號，由于高速會帶來噪聲和通
- 關鍵字：
iConnect iLink工具包 iVerify iView 信號反射
信號反射介紹
您好，目前還沒有人創建詞條信號反射!
歡迎您創建該詞條，闡述對信號反射的理解，并與今后在此搜索信號反射的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
