- 摘要：針對LVDS接口，研究并實現了一種基于FPGA的LVDS過采樣技術，重點對LVDS過采樣技術中系統組成、ISERDESE2、時鐘采樣、數據恢復單元、時鐘同步狀態機等關鍵技術進行了描述，并基于Xilinx FPGA進行了驗證，傳輸速
- 關鍵字：
低電壓差分信號傳輸 過采樣 時鐘恢復單元
低電壓差分信號傳輸介紹
您好，目前還沒有人創建詞條低電壓差分信號傳輸!
歡迎您創建該詞條，闡述對低電壓差分信號傳輸的理解，并與今后在此搜索低電壓差分信號傳輸的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
