微捷碼宣布推出65納米低功耗工藝的參考流程

　　芯片設計解決方案供應商微捷碼(Magma®)設計自動化有限公司日前宣布，一款支持新加坡特許半導體制造公司新一代增強的65納米低功耗工藝的基于Common Platform技術、基于Talus®的低功耗RTL-to-GDSII集成電路(IC)設計流程正式面市。這項增強的65納米低功耗工藝被簡稱為65nm LPe;它通過利用創新性減少漏電技術，可顯著降低高達50%的片上系統(SoC)待機功耗。

　　基于微捷碼Talus IC實現系統，這款支持Chartered 65LPe的低功耗參考流程包含進了Talus Power Pro，通過在單一環境中貫穿整個實現階段地使用各種技術，從而將功耗降至最低，同時最大程度提高性能并縮短設計周期。

　　這款參考流程完全支持統一功率格式(UPF)，通過使用有低功耗設計意向的規則和Chartered 65nm LPe工藝，可用以實現包含有ARM(R)標準單元和存儲器知識產權(IP)以及Aragio解決方案I/O庫的復雜層次化設計。作為廣大EDA供應商都支持的一項標準，統一功率格式(UPF)可支持所有適用于低功耗設計的設計流程和解決方案。

　　“當我們的客戶想要低功耗解決方案時，他們也想要可幫助他們以更少風險、更快速度上市的解決方案。通過與微捷碼等合作伙伴的密切合作，我們能夠提供可幫助設計團隊達成其項目目標的集成化低功耗解決方案，” Chartered公司實現聯盟副總裁Walter Ng.表示。“通過實現復雜的層次化設計，微捷碼Talus實現系統證明其最大程度提高我們增強的65納米低功耗工藝優勢的能力。”

　　“功耗一直以來都是便攜式和消費類設備的一個頭疼問題，不過現在卻成為了橫跨多個應用部分的一個驅動需求，”微捷碼設計實施業務部總經理Premal Buch表示。“我們很高興能為Chartered 65nm LPe工藝參考流程提供支持、能幫助加速結合低功耗技術的下一代芯片的開發。”

　　Talus低功耗設計實現流程

　　微捷碼通用平臺(Common Platform)的65納米低功耗參考流程以包括Talus Design和Talus Vortex在內的Talus實現系統為基礎，為高性能、高復雜度、低功耗納米設計提供了一個完全集成化的RTL-to-GDSII流程。

　　Talus Power Pro通過與全芯片綜合環境Talus Design和Talus Vortex物理設計解決方案結合使用，可貫穿整個流程地實現最佳功率管理。它提供了有功耗意識的綜合、物理優化、時鐘樹綜合和布線等功能，使得設計師能夠最大程度降低功耗，確保一致的功率分布。

　　Talus Power Pro可在RTL-to-GDSII流程初期從UPF文件中讀入功率約束。時鐘門控、保持觸發器綜合(retention-flop synthesis)和多電壓域(multi-Vdd)定義等功率約束可被定義以實現動態功耗降低;保持單元等特殊單元在綜合階段可以為支持多電壓域流程推斷生成;對于電源關閉的區域，電源開關在寄存器轉換層(RTL)階段可以被推斷生成，便于仿真;狀態表可用以定義已建立的不同電源域間的關系。此外，Talus Power Pro還可在設計流程的任何時候寫出UPF文件，實現與第三方工具的簡單互操作性。

　　Talus Design可被用于RTL快速開發和貫穿整個設計工藝的芯片級約束、自動化數據路徑綜合并平面布局原型的生成;Talus Vortex是一款完整的物理實現系統，提供了較常規單點工具流程更為卓越的時序和信號完整性、更小的面積、更低的功耗、更好的可制造性、更快的周期時間和更高的容量。

　　面市時間

　　這款參考流程現已可供微捷碼客戶免費使用。您可發送電子郵件到微捷碼的代工廠支持團隊FoundrySupport@magma-da.com或聯系微捷碼銷售代表進行申請獲得。