Altera推出最新StratixIIGXFPGA

實現優(yōu)異的信號完整性
Altera公司近日發(fā)布Stratix? II GX——第三代帶有嵌入式串行收發(fā)器的FPGA。Stratix II GX FPGA針對最佳信號完整性進行設計，為日益增長的高速串行收發(fā)器應用和協議提供了完整的可編程解決方案。Stratix II GX FPGA整合了業(yè)界速度最快、密度最高的FPGA架構，低功耗收發(fā)器數量高達20個，工作速率在622 Mbps至6.375 Gbps之間，滿足了當今和未來高速設計的需求。
Altera根據客戶需求和今后的協議發(fā)展趨勢，仔細選擇了Stratix II GX收發(fā)器的數據范圍。收發(fā)器模塊全面支持多種廣泛應用的協議，包括PCI Express、串行數據接口（SDI）、XAUI、SONET、千兆以太網、SerialLite II、Serial RapidIO?和通用電氣接口6 Gbps長距離和短距離（CEI-6G-LR/SR）等，節(jié)省了寶貴的邏輯資源，簡化了協議支持。此外，設計人員利用Altera完整的系統(tǒng)解決方案（包括知識產權（IP）、系統(tǒng)模型、參考設計、信號完整性工具和支持附件等），可迅速高效的完成設計。
Stratix II GX特性
Stratix II GX FPGA所具有的特性可幫助設計人員簡化其高速協議系統(tǒng)設計。這些特性包括：
?    多吉比特收發(fā)器模塊：Stratix II GX FPGA提供20個全雙工通道，直接工作在622 Mbps至6.375 Gbps之間，采用過采樣技術，可工作在270Mbps上。
?    信號完整性：Stratix II GX收發(fā)器采用片內動態(tài)可編程發(fā)送預加重、接收均衡和輸出電壓控制技術優(yōu)化眼圖。而且，通過改進的封裝和芯片設計優(yōu)化技術，可設計實現標準I/O同類最佳的信號完整性。
?    低功耗收發(fā)器：Stratix II GX FPGA收發(fā)器每通道6.375 Gbps時，功耗僅為225 mW，不到最相近競爭FPGA的一半。
?    靈活的收發(fā)器PLL和時鐘模式：Stratix II GX FPGA在四個區(qū)域布置其收發(fā)器，每個由兩個不同的時鐘源驅動，每個時鐘源可采用一個高速和一個低速鎖相環(huán)（PLL）。這種時鐘和PLL組合支持四種不同的數據速率，與競爭器件采用的單個PLL相比，能夠極大的降低功耗。
?    等價邏輯單元（LE）數量高達132,540，嵌入式存儲器達到6.7 Mbits：Stratix II GX器件的高密度嵌入式存儲器完善了收發(fā)器的性能，提高了帶寬。
?    業(yè)界一流的FPGA架構：采用TSMC業(yè)界一流的成熟90nm工藝技術，Stratix II GX系列與Stratix II FPGA系列的FPGA架構相同，都具有無與倫比的、成熟的密度、性能、邏輯效率和設計安全性。

Altera產品和協作營銷副總裁Danny Biran說：“客戶已經充分了解了前代Stratix GX系列優(yōu)異的信號完整性以及Stratix II系列的性能和密度優(yōu)勢。在Stratix II GX FPGA中，我們擴展了這些器件系列的最佳特性，以滿足今后幾年的市場需要。系統(tǒng)工程師采用Stratix II GX FPGA以及我們針對其構建的完整解決方案，能夠為高速設計開辟高效、低風險的開發(fā)途徑。”
Tyco Electronics半導體業(yè)務經理John D’Amborsia說：“我們同Altera在開發(fā)和相關工具上的合作已經產生了非常好的結果，實現了串行互聯的建模、設計和制造。客戶堅持使用推薦的Stratix II GX FPGA和Tyco互聯解決方案設計方法，將最終得到優(yōu)異的信號完整性。”