利用時鐘再生技術進行的極端的信號調整
加入技術交流群
設計結束了專用電路板試驗臺測試結果表明功能完全正常設計小組的工作人員不約而同地長舒了一口氣每個人都認為最艱苦的階段已經過去了專用系統板的最終集成開始進行性能可靠的線性試驗臺電源很快將被高效的開關電源所取代試驗室基準時鐘現已被低成本解決方案取而代之在最初的專用電路板測試結果顯示有望獲得極佳性能的同時無法預知的邏輯器件失效正在系統中悄然滋生在無計可施的情況下只好在背板上插拔電路板人們發現只有某些插槽組合能夠正常工作這純粹是一個邏輯問題嗎系統電源上的負載是否包含在計算公式中電路板彼此靠近有沒有產生問題時鐘抖動是否關閉了定時容限窗口如何才能對問題實施隔離以便開始試驗的正確設計這些問題均難以回答但是在系統設計的整個過程中我們當中的大多數人都將會至少一次向這些問題妥協擺脫這種無奈困境的方法是求助于工程SWAT小組這是由一些具有多年豐富維修經驗的優秀工程師所組成的團隊來解決問題SWAT小組帶著一連串的問題深入到試驗室中進行調查至關重要的每個人都必需嘗試回答一個根本問題試驗臺與系統設置之間的區別是什么
當處理復雜問題時時常回過頭去對子系統之間的依存性重新進行分析和思考往往能夠得出令人驚訝的結果這樣做的道理在于在某種場合起作用的東西未必會在其他場合自動生效當遇到系統依存性問題時系統時鐘通常成為人們的重點懷疑對象將系統故障歸咎于時鐘固然不難但根本原因何在時鐘究竟是引發故障的罪魁禍首還是周圍環境的替罪羊雖然本文并不能夠針對系統細節專門作答但的確對存在有噪基準時鐘脈沖源時的抖動衰減方法進行了研究這并不是尋求最小衰減的另一種嘗試而是要弄清楚顯著衰減會產生什么樣的后果此項工作在很大程度上來說就是眾所周知的FailSafeTM時鐘架構的一個特殊研究分支在時鐘冗余系統中FailSafeTM的作用是在基準時鐘脈沖源消失的情況下簡化開關操作并維持時鐘的存在試驗室分析表明FailSafe架構能夠在原有應用范圍的基礎上自然地擴展到用于對付嚴重的時鐘修整問題保持同步自然是必需的而FailSafe也能夠做到這一點
抖動有多重含義而對時鐘抖動的要求與系統規范具有很大的相關性為完成這項工作需要關注三個主要的測量條件包括周期至周期抖動有時稱為周期抖動以及1s和10s時間間隔內的累積抖動抖動信息的統計累積隨后以隨機抖動RJ和確定抖動DJ給出通常用直方圖來表示
隨機抖動和確定抖動一種不受歡迎的組合
雖然系統中的自然高斯噪聲發生元件始終會引發抖動但如果存在DJ則清楚地表明一個調制信號源正在向定時系統注入能量從直方圖的角度來看DJ充斥于中間部分從而擴展了直方圖左側和右側的自然高斯響應圖1示出了該原理由于數字系統是有限系統就是說不應存在調幅信息而是在恰好正確的時刻獲得一個0或1因此邊緣布局信息的收集和分析過程正是抖動分析的切入點因為直方圖是邊緣的統計集合所以良好的測量需要大量的采樣信息組合來獲得必要的+/-6統計數據抽取這樣做是有道理的由此可實現最高的測量精度
圖1具有隨機抖動和確定抖動分量的直方圖
噪聲條件下的時鐘信號修整
系統中的噪聲能量的影響似乎總會不可思議地侵入時鐘脈沖源時鐘脈沖源遭受傳導噪聲或輻射噪聲影響的可能性大致相同雖然大多數工程師在工作實踐中均采用容性旁路技術來對付傳導噪聲但輻射噪聲卻往往更加難以定位和矯正串擾即屬此類這是因為電氣孔隙通常足以成為代人受過的時鐘脈沖源至吸收輻射能量的軌跡其他一些常常被忽略的因素是由磁感應所耦合的能量捕獲到一個與電源開關速率奇跡般地保持同步的時鐘調制頻率的情況并不鮮見
減少時鐘走線孔隙有利于吸收輻射能量由于互易定律有效因此能夠容易地吸收輻射能量的時鐘線同樣也會容易地輻射能量這將在進行EMI輻射測試時產生不良影響隨著近期ZDB即零延遲緩沖器的普及定時分配正在變得更加局部化了這是一件好事除了時鐘緩沖機制外ZDB還能夠利用PLL技術來提供零延遲甚至負延遲以克服時鐘傳播雖然能夠進行一些抖動衰減但總的說來ZDB器件并不提供使一個器件能夠完成很大的抖動衰減所需的編程參數
利用模擬技術來進行信號修整
由于抖動對載頻或以最佳單位間隔UI運行的純時鐘基頻進行調制因此從理論上說布設一個頻帶極窄的帶通濾波器應該有助于衰減調制分量由于尖銳響應具有高Q值所以必須小心地將帶通濾波器置于載波的中心以確保基頻不被衰減否則載頻隨著時間的長期推移而發生的自然漂移將導致顯著衰減理想的情況是濾波器應跟蹤載波的變化在我們所舉的簡單示例中需要進行時鐘信號的再整形以重新生成一個方波信號原因是帶通濾波器有可能除去諧波分量雖然以這種方式來減輕抖動是合理的但是要想以較低的成本和較小的占用空間來實現具有所需Q值的有效解決方案則很困難
圖2可調帶通濾波器
采用PLL來減輕抖動的技術
由于PLL在時鐘發生和分配中所起的作用持續增長因此將PLL轉移函數用作減輕抖動的方法是值得考慮的這種采用PLL來減輕抖動的處理過程要求對其實現方法假定有一個可提供滿足設計目標的足夠編程選項的器件有一個全面深入的了解 {{分頁}}
PLL具有可為上述采用帶通濾波器來減輕抖動的方法提供跟蹤功能的優點環路內部的增益和環路帶寬組合通過改變響應來改變轉移函數在處理高集成度的低成本PLL解決方案時通常會犧牲編程方面的靈活性包括更改常常是集成化的環路濾波器圖3描繪了一種理想的PLL編程方案在該方案中電荷泵環路濾波器和VCO增益均可在一個擴展范圍內進行修改然而如果沒有仔細的分析以及準確的實驗室結果則PLL實際上有可能造成系統的噪聲增加這首先就從本質上使采用PLL的做法變得毫無意義
圖3可編程PLL架構
所需要的東西等效于一個頻帶非常窄的跟蹤濾波器該濾波器接受一個具有RJ和DJ的輸入且最終輸出只產生盡可能低的本征RJ為此人們發現FailSafe架構具有那些飽受系統DJ困擾的系統所追尋的特性雖然RJ始終存在但減輕RJ被證明同樣是值得考慮的FailSafeTM還根據高抖動衰減提出了大時鐘倍頻比的概念而這在采用標準PLL器件時是非常難以實現的由于我們正在處理的是如何減輕抖動因而此類應用完全有理由使用一個更加合適的名稱在下文中所討論的器件被稱為帶寬可調抖動衰減器或BAJA芯片
BAJA架構概述
BAJA包括兩個通過前饋和反饋通路進行通信的獨立本征功能電路第一項主要功能是對只能被緩沖或以這樣或那樣的方式校正至可用電容器所允許的最大偏移量的時鐘發生提供支持即VCXO作用校正需要一個基準輸入以及來自BAJA輸出的反饋信號然而在沒有基準輸入的情況下操作將繼續進行這就是最初采用FailSafe架構的主要原因之一采用時鐘發生這一稱謂是準確的因為它并不涉及合成一個晶體用于生成被用來滿足同步要求的基準頻率該功能被稱為DCXO因為它起著數字受控晶體振蕩器的作用由于采用了內部晶體容性陣列設計因此晶體的推挽操作原理與模-數轉換器相似由于高頻顫動具有提高編解碼器的信噪比SNR的作用所以存在于基準輸入上的噪聲也會使DCXO響應產生高頻顫動
DCXO的作用是產生一個相位噪聲非常低的振蕩器高Q值該振蕩器能夠通過反饋來在一個有限的頻偏范圍內對輸入進行跟蹤從本質上說這仿效的是跟蹤濾波器的原理應當了解的是基準時鐘與晶體頻率之間不必有任何的共同之處這就為基準頻率走低至8kHz以控制BAJA并在具有極低抖動的器件中生成一個頻率達數百赫茲的輸出創造了條件這種做法與能夠進行倍頻但抖動往往會因PLL環路更新速率較低而有所增加的傳統PLL設計存在著很大的差異在BAJA架構中倍頻比可以達到幾個數量級而不會使抖動響應發生劣化
在DCXO輸出之后是采用傳統PLL技術的時鐘合成及倍頻現在提供給PLL的是一個抖動較低與原始基準無關而與跟蹤DXCO密切相關的高基準頻率高PLL基準頻率會轉化為用于前饋和反饋除法器的高校正速率BAJA的編程涉及到頻率比的選擇圖4示出了BAJA架構輸入定時脈沖源基準信號通過M分頻器之后可與通過N除法器的器件輸出進行比較產生于M和N除法器之間差異的校正信息指示DCXO改變晶體頻率通過一個內部PLL所進行的倍頻操作的作用是提供一個可編程輸出頻率和一個直接取自晶體信號源的基準后置分頻和通過N除法器所進行的反饋的目的在于使器件與基準輸入相同步
圖4BAJA架構
旨在實現最佳抖動衰減的BAJA調整
雖然尚有大量的實驗室分析工作有待完成但早期的經驗數據表明輸出DJ在存在輸入DJ的情況下會發生顯著的衰減為獲得最佳響應而對BAJA所進行的編程將需要做一些實驗這是由于每個系統都會因其配置的不同而呈現出一組或多組獨特的噪聲分布一般而言人們首選的做法是維持PLL部分中的高校正速率即通過保持盡可能小的P和Q除數值來使PLL以盡可能高的速率運行并讓后置分頻器提供正確的輸出頻率M和N的最佳設置在滿足能夠最大限度地減少輸入DJ分量的DCXO采樣頻率的條件下進行由于至BAJA輸入的PLL輸出是相關的如果需要實現同步的話所以之后需要對設置比進行增減以達到上述目的實驗室分析在采用了能夠精確測量抖動分布信息的儀表的情況下開始進行
其他一些具有次要影響但迄今為止幾乎未引起人們關注的因素存在于晶體部分與我們的窄帶濾波器非常相似晶體的Q值開始成為藉以生成一個無噪聲的基準時鐘脈沖源并在DCXO高頻顫動時設定頻率變換速率的方法就我們目前業已完成的有限工作臺試驗而言采用的是Q值略高于100K的晶體做出這種選擇純粹是基于這樣的考慮即當與該器件一道工作時最高的晶體Q值可能并不是唯一的目標對BAJA轉移函數進行整形可能需要關注一些Q值較低的器件比如陶瓷諧振器以提供一種不同的響應分布這種概念也許會被用于降低EMI的擴頻系統所接受在這種系統中允許BAJA對響應曲線進行整形以便讓特定的DJ信息通過
BAJA架構還支持一項額外功能該功能允許在器件中設置16種不同的抖動衰減模式模式的選擇是通過外部引腳配置來完成的對于動態可重構系統來說這種方法被證明是極為有用的當在系統上進行電路板的插拔操作時噪聲分布會發生改變BAJA的作用是為現有的特定電路板配置提供優化的抖動衰減可對一個FailSafe輸出系統鎖定進行邏輯監控以確保獲得完全的器件同步
實驗的設計
最為困難的工作之一是如何定義一組能夠滿足某些常見系統表示法的噪聲條件選擇了兩種受控噪聲注入分布該過程包括增加平均高斯白噪聲我們的RJ影響以及通過對一個方波進行微分處理以抽取邊緣速率信息的方法來進行脈沖調制后者的目的是在信號上生成一個DJ分量載波音輸入由一個噪聲層特性遠遠低于噪聲調制分布的無干擾型音頻發生器提供的該載頻的漂移也非常低于是長期抖動特性保持穩定載頻和調制信號源輸入均被饋入調制器而調制器的輸出則被傳遞給至BAJA器件的基準輸入 {{分頁}}
由于噪聲測量從很大程度上來說是一種統計特性測量因此我們的實驗設計要求采用歸一化常數來獲得一個基準點在這種場合調制指數將被增加直到一個1ns峰-峰測量結果能夠在10s的最大時間窗口間隔上保持一致為止從統計的立場出發我們的分析捕獲了至少6的采樣內容
圖5測試輸入配置
我們所做的第一個試驗是采用一個具有良好工作性能的白高斯噪聲信號源來對一個音調進行調制對于脈沖系統必須規定重復頻率和占空比的選擇依據對于脈沖頻率研究了100kHz和33kHz兩種設計依據其中100kHz用于模擬一個開關模式電源而33kHz則用于受EMI影響的系統和擴頻定時解決方案中的典型調制頻率當占空比被選為50%時脈沖頻率即被選定為33kHz調制信號源的頻率被增加直至觀測到一個1ns的峰-峰輸出調制幅度為止
試驗結果
表1羅列了針對BAJA配置的編程參數設置由于BAJA是可編程的故可以選用多種系統專用頻率本次試驗的目的在于將一個分別滿足2.048MHz和155.52MHz的輸入和輸出標準的晶體用作通用通信頻率并未嘗試針對輸入DJ來優化校正速率
表1BAJA可編程配置
|
基準輸入(MHz) |
晶體 (MHz) |
輸出 (MHz) |
除法器 M |
除法器 N |
除法器 P |
除法器 Q |
后置除法器 |
DCXO 校正頻率 |
|
2.048 MHz |
18.432 |
155.52 |
173 |
243 |
129 |
20.83 |
2 |
9.84 kHz |
表2至表4 匯總了實驗室數據結果針對AWGN輸入條件進行了三項測量并采用脈沖注入對DJ進行了相同項目的測量每組測量均包括周期至周期以及1s和10s間隔這三個項目對各個BAJA輸入至輸出做了比較表4包括了本征測量以便于對實驗室設置的噪聲層有一個更好的認識雖然本征噪聲層看上去并不令人滿意今后還需在某些方面加以改進但毋庸置疑的是BAJA在未調制條件下將繼續展現優良的工作性能
表2AWGN輸入的累積抖動單位ps
|
測量 |
1-σ (rms) |
累積值峰-峰 |
DJ峰-峰 |
總抖動 | |||||||||
|
輸入 |
輸出 |
輸入 |
輸出 |
輸入 |
輸出 |
輸入 |
輸出 | ||||||
|
周期至周期 |
161.5 |
8.4 |
1217 |
69.5 |
91.8 |
0 |
1000 |
119.4 | |||||
|
1µS |
161.4 |
42.3 |
1187.7 |
399.7 |
229.7 |
0 |
1000 |
595.5 | |||||
|
10µS |
161.2 |
88.4 |
1222.5 |
784.9 |
165.5 |
3.6 |
1000 |
1000 | |||||
表3方波調制的累積抖動單位ps
|
測量 |
1-σ(rms) |
累積值峰-峰 |
DJ峰-峰 |
總抖動 | |||||||||
|
輸入 |
輸出 |
輸入 |
輸出 |
輸入 |
輸出 |
輸入 |
輸出 | ||||||
|
周期至周期 |
88.9 |
8.4 |
1255.4 |
68.9 |
801.0 |
0 |
1000 |
119.4 | |||||
|
1µS |
139.8 |
42.4 |
1191.4 |
393.6 |
822.6 |
1.0 |
1000 |
597.6 | |||||
|
10µS |
354.7 |
88.7 |
1231.0 |
880.7 |
859.5 |
0 |
1000 |
1000 | |||||
表4實驗室參數的本征噪聲層單位ps
|
測量 |
1-σ(rms) |
累積值峰-峰 |
DJ峰-峰 |
總抖動 | |||||||||
|
輸入 |
輸出 |
輸入 |
輸出 |
輸入 |
輸出 |
輸入 |
輸出 | ||||||
|
周期至周期 |
42.0 |
8.4 |
393.0 |
69.5 |
.38 |
0 |
600 |
119.4 | |||||
|
1µS |
42.0 |
8.4 |
393.0 |
69.5 |
.38 |
0 |
600 |
119.6 | |||||
|
10µS |
42.0 |
88.6 |
393.0 |
766.6 |
.38 |
0 |
600 |
1000 | |||||
從以上的表格可見在最小抖動注入為42psRMS的情況下實現了8.4psRMS的BAJA噪聲層在標準的實驗室試驗條件下周期至周期抖動至少降低了4倍而且長期測量結果顯示時間間隔為1s時抖動至少衰減4倍而在時間間隔為10s的極端條件下的抖動衰減倍數為2不包括表4
表中還列出了相同設置條件下的峰-峰累積抖動和DJ令人驚訝的是BAJA的運用使得DJ顯著下降達到了儀表的分辨率水平當我發現DJ幾乎為零時一度感到難以相信但最終還是接受了事實是當下一次您的系統中充斥了DJ時不管在什么情況下BAJA都會為您提供一個值得認真研究的衰減DJ響應
總結
對于需要考慮DJ的系統BAJA可以提供幫助雖然從本質上說噪聲是任何系統的一部分但是如果您想大幅度地減少重新設計的工作量則噪聲衰減機制或許就是至關重要的一環就DCXO校正速率在優化抖動衰減以及晶體Q值的選擇依據方面所起的作用而言BAJA還有許多工作要做然而根據最新的實驗室信息以及所提供的一致性數值當下一次時鐘脈沖源上需要進行嚴格的信號修整時BAJA或許就是能夠滿足您要求的解決方案
分頻器相關文章:分頻器原理
評論