凌力爾特推出低功率 14 位、125Msps ADC LTC2261

　　凌力爾特公司 (Linear Technology Corporation) 推出低功率 14 位、125Msps ADC，該器件僅消耗 127mW 功率，低于之前解決方案功率的三份之一。高速 ADC 傳統上是大功率器件：更高的采樣率、ADC 消耗更多功率。在使用多個 ADC 測量很多輸入通道的系統中，或裝在較高溫度可能降低 ADC 性能的小型便攜式機箱中時，熱耗散甚至成為更嚴重的問題。無論工作于全速模式還是睡眠模式 (旨在把功耗降到低至 0.5mW)，LTC2261 都顯著地減少了用于高速數據采集的功率預算，從而使之能夠“去掉連線”，并使產品逐步跨入便攜式世界。

　　LTC2261 用 1.8V 低壓模擬電源工作，實現了極大的功率節省且不犧牲 AC 性能。這個 ADC 在基帶提供 73.4dB 的信噪比 (SNR) 性能和 85dB 的無寄生動態范圍。0.17psRMS 的超低抖動允許具卓越噪聲性能的 IF 頻率欠采樣。低功率與良好的 AC 性能結合為電池供電型的便攜式儀表以及諸如醫療超聲和非破壞性測試設備等多通道系統提供了非常需要的功率節省。JTRS 軟件定義的無線電設備和其他便攜式通信設備也將受益于這個突破性 ADC 系列的低功率便攜性。

　　LTC2261 簡化了采用高速 ADC 的設計工作。在此類設計中，當進行數字輸出布線時必需謹慎從事，以避免發生數字噪聲反饋耦合并使模擬讀數產生失真。來自數字反饋的干擾將顯現為 ADC 輸出頻譜中的無用音調。為了有助于減輕這種不良影響，LTC2261 提供了一個數據隨機函數發生器，用于在數字輸出被傳輸之前對其進行隨機化處理，通過把該能量散布于噪聲層中來顯著地減小無用音調的幅度。運用這種數據編碼方案能夠把由數字反饋所引起的殘余音調降低 10至 15dB。

　　LTC2261 的創新性數字輸出可以設置為全速率 CMOS、雙數據速率 CMOS 或雙數據速率 LVDS。雙數據速率數字輸出允許數據在時鐘的上升沿和下降沿發送，從而將所需數據線數量減少了一半。一個獨立的輸出電源允許 CMOS 輸出擺幅范圍為 1.2V 至 1.8V。
LTC2261 采用 6mm x 6mm QFN 封裝，包括一個時鐘占空比穩定器電路以方便非 50% 時鐘占空比、可編程數字輸出定時、可編程 LVDS 輸出電流和可選 LVDS 輸出終止。這些特點相結合使 ADC 和微控制器之間的數據傳送更加靈活。

　　LTC2261 系列包括 6 個引腳兼容的成員，在 125Msps、105Msps 和 80Msps 時提供 14 位分辨率，在 125Msps、105Msps 和 80Msps 時提供 12 位分辨率，計劃 2008 年 12 月全面投產。演示板和樣品在網址 www.linear.com.cn/2261 上在線提供。在 65Msps/40Msps/25Msps 時具有 14 位和 12 位分辨率的一個較低速率引腳兼容系列將于 2009 年提供。每個器件都提供商用和工業溫度級版本，以 1,000 片為單位批量購買，每片價格為非常有競爭力的 9.50 美元。

　　所有器件都可以訂購符合 RoHS 要求的可選無鉛封裝。如需更多詳細信息，請訪問 http://www.linear.com.cn/ad/highspeedADC.jsp。

性能概要：LTC2261 系列

•73.4dB SNR
•85dB SFDR
•低功率：127mW/106mW/89mW
•單 1.8V 電源
•CMOS、DDR CMOS 或 DDR LVDS 輸出
•可選輸入范圍：1VP-P 至 2VP-P
•800MHz 滿功率帶寬 S/H
•可選數據輸出隨機函數發生器
•可選時鐘占空比穩定器
•停機和打盹模式
•串行 SPI 端口用于配置
•引腳兼容的 14 位和 12 位版本
•40 引腳 (6mm x 6mm) QFN 封裝