Xilinx發布新版DSP開發工具 可提升性能38%
——
加入技術交流群
“新興市場中沒有傳統FPGA設計經驗的設計團隊們正在快速采用DSP優化的FPGA，如低成本Spartan?-3A DSP系列和Virtex?-5 平臺 FPGA。”賽靈思公司嵌入式和信號處理解決方案營銷總監Tom Feist說，“System Generator for DSP 和 AccelDSP工具使這些設計團隊們能夠為他們獨特的應用基于FPGA進行實施的性能、成本和功耗優點進行快速評估，同時也使得他們可以使用算法和系統級設計人員所熟悉的工具和語言充分利用獨特的FPGA器件資源優勢，快速開發出最終的產品設計。”
對于無線和國防等典型多速率DSP設計開發人員來說，使用System Generator for DSP 9.2版本，在不對現有設計進行任何修改的情況下，能夠提升Fmax性能高達38%。新版工具采用了一種新的映射算法，其中采用了寄存器復制技術，對于多速率設計中典型的大扇出網絡采用了基于負載遞歸劃分（recursive partitioning）的布局算法。這些增強的特性提高了易用性、提升了抽象層次，并大大改善了結果質量。對于那些越來越多地選擇可編程邏輯作為硬件平臺卻不太熟悉FPGA的設計人員來說，這些優勢正是他們所需要的。
“直到兩年前，我們的調查結果還顯示最高的MIPS數值始終是開發團隊為DSP應用選擇芯片時設定的最高標準。” 市場調研公司Forward Concepts總裁Will Strauss說，“但今天，隨著芯片復雜度的提高和產品上市時間壓力的不斷加大，開發工具成為影響芯片選擇的關鍵因素。在滿足設計人員需求方面，賽靈思是毫無疑問的領導廠商。”
賽靈思DSP設計環境
XtremeDSP設計環境用于在賽靈思FPGA中實現利用MATLAB 和 Simulink軟件開發的DSP設計，主要由System Generator for DSP 工具、AccelDSP 綜合工具以及豐富的DSP知識產權（IP）內核組成。與需要不同算法開發和RTL編碼步驟的分立式設計流程不同，System Generator for DSP提供了一個綜合的建模和驗證環境，從在Simulink中完成最初的設計輸入直至最終的FPGA設計收斂，整個流程非常平滑，不需要學習或使用傳統的RTL設計方法。 AccelDSP綜合工具是一個基于MATLAB語言的高級工具，主要用于針對賽靈思FPGA的DSP模塊設計，可將浮點至定點轉換過程自動化、生成可綜合的VHDL或Verilog代碼，并為驗證過程創建測試基準向量。設計人員可以從MATLAB算法生成定點Cordially,++模型或System Generator模塊。
價格和供貨情況
System Generator for DSP工具和AccelDSP綜合工具單獨出售，單價分別為995美元和 4995美元，現在即可供貨。欲購買這兩種工具，客戶目前即可訪問賽靈思網站，網址為www.xilinx.com/cn/onlinestore/index.htm。 linux操作系統文章專題:linux操作系統詳解（linux不再難懂）
評論