SOPC技術在電力機車改造中的應用

引 言

　　機車邏輯控制模塊(LCM)是一種鐵路機車專用的采用硬件可編程的邏輯控制單元，是機車實時監測與故障診斷系統的一個CAN網絡節點。將該模塊與整個系統應用在干線電力機車上，實現了傳統的繼電器控制電路的可編程無觸點控制，大大減少了控制電路的觸點和布線，簡化了機車控制電路的設計、生產和調試過程，并使機車電氣系統具有實時檢測、故障診斷與存儲顯示等功能；特別是列車速度提高后，繼電器電路因振動加劇而出現誤動作，無觸點邏輯控制模塊可以方便地克服該缺點，提高控制系統可靠性，并可方便地用硬件描述語言實現各種控制功能，具有靈活性和通用性。無觸點控制是機車電氣控制系統的發展方向。

　　圖1所示為機車實時監測與故障診斷系統示意圖。

　　隨著系統集成技術不斷成熟，出現了IP(IntellectualProperty，知識產權)產品及模塊化設計。在集成電路設計中，IP特指可以通過知識產權貿易在各設計公司間流通的實現特定功能的電路模塊。IP核的本質特征是可重用性，通常滿足良好的通用性、良好的可移植性及絕對正確三個基本特征，是未來SOPC設計的核心。要使SOPC設計成功，就要更多地采用知識產權(IP)復用，以快速完成設計，得到價格低廉的硅器件，從而滿足市場需求。

　　本設計主要針對韶山3型4000系電力機車控制邏輯進行分析優化，并設計了可以完全取代原有邏輯控制功能的IP核；在此基礎上利用SOPC技術設計了機車邏輯控制模塊。

1 機車邏輯控制模塊簡介

　　主要針對韶山3型4000系電力機車設計的邏輯控制模塊，借鑒了以往在韶山4G型電力機車上應用的設計經驗，在狀態采集(輸入)電路、驅動(輸出)電路、保護電路、冗余設計以及邏輯處理方面都做了一定改進。尤其是在邏輯處理部分大量采用現代集成技術和模塊化的設計方法，優化了控制邏輯，進一步提高了集成度和可靠性，其原理如圖2所示。

　　邏輯控制模塊將控制指令信息通過采集電路輸入，經過邏輯處理后驅動執行機構，并將當前狀態信息通過CAN總線發送到司機顯示屏。

2 邏輯替代的基本原理

　　獲取繼電器的狀態即通過檢測與繼電器關聯的線號的得失電狀態，經過與之對應的邏輯組合得出繼電器是否得電；得到的繼電器狀態構成繼電器狀態表，供后級電路查詢。以最基本的自鎖連接的中間繼電器來說明，其示意圖如圖3所示，替代后的虛擬繼電器如圖4所示。

　　替代后的中間繼電器采用通用的模塊化設計。在具體應用過程中只要調用這些繼電器模塊，按原繼電器連接信號進行端口定義就可以方便的使用。自鎖連接的繼電器功能仿真如圖5所示，其端口定義和Verilog HDL實現如下：

　　對于時間繼電器，在輸出級根據繼電器狀態表里的狀態信息，通過對外部輸入脈沖的計數來達到延時動作的目的。這種處理方式得到的延遲時間精度高，狀態穩定。以零位時間繼電器為例說明其一般替代原理。其繼電器原理如圖6所示，替代后的虛擬繼電器如圖7所示。

　　同樣，時間繼電器采用通用的模塊化設計，虛擬的繼電器可以直觀地理解為實際繼電器模型；按照實際繼電器接線對其進行信號端口定義就可以完全取代原有繼電器邏輯，最終得到的輸出信號輸送給調制模塊進行100 kHz方波調制輸出給隔離變壓器。時間繼電器功能仿真如圖8所示，其端口定義和Verilog HDL實現如下：

邏輯控制IP核實現

　　作為可重用的設計模塊，IP核必須遵從一定的互連接口標準，包括Altera在內的很多公司都有自己的一套互連接口的標準，像Altera公司的Avalon、Atlantic，IBM公司的CoreConnect，ARM公司的AMBA，還有SiliCore轉讓給OpenCore的WISHBONE總線標準等。Avalon交換式總線是由Altera公司開發的一種專用內部連線技術。Avalon交換式總線由SOPC Builder自動生成，是一種最理想的用于系統處理器和外設之間的內聯總線。每當一個新的組件被添加到系統中或是某個外設的優先級被改變，就會有一個新的、最佳的交換式總線被生成。

　　采用Altera公司開發的Avalon交互式片上系統總線作為本IP核的內聯總線，連接各個模塊。其結構框圖如圖9所示，包括數字濾波器模塊、邏輯管理模塊、繼電器狀態生成模塊、輸出狀態生成模塊和輸出脈沖調制模塊。邏輯控制單元IP核內共有3個Avalon從端口由片內處理器內核控制總線上的數據流傳輸，實現各個模塊的協同工作。

　　邏輯控制單元IP替代原有繼電器控制邏輯，司機控制指令經過分壓電路、光耦隔離以及施密特觸發器后進入FPGA。為避免尖峰干擾造成的誤觸發，在IP核中增加了數字濾波器。通過濾波器的信號被認為是真正的司機指令，按照原有的控制功能，進行邏輯處理并產生虛擬的繼電器狀態表。該狀態表在傳輸給輸出級邏輯模塊的同時可以接受Avalon總線訪問。輸出級根據繼電器狀態進行邏輯處理，產生輸出狀態表。該狀態表經過脈沖調制后作為隔離變壓器原邊驅動信號傳送至輸出驅動電路門極。

4 邏輯控制IP核基礎上設計邏輯控制模塊

　　Altera公司的Quarters II開發平臺提供了電子設計的軟硬件協同開發環境。邏輯控制模塊硬件設計如圖10所示。系統采用Avalon總線為系統總線，以32位NiosII微處理器作為主控制器。本設計在SOPC Builder開發環境下直接調用片內的M4K塊并設置一個從端口生成系統內存，調用邏輯控制單元IP以及Altera提供的CAN通信控制器IP實現LCM與CAN總線的接口。

　　由司機控制指令生成的虛擬繼電器狀態表在被傳送至輸出級的同時，可以被片內Nios微處理器查詢。查詢的過程是通過芯片內部Avalon總線進行的，得到的查詢結果由CAN總線傳送到顯示屏和檢測儀。

5 系統綜合

　　在完成IP設計的基礎上，利用SOPC Builder進行系統綜合。FPGA內部用Avalon總線將片上處理器和外設連接成片上系統，如圖11所示。

　　在設計中，包含了由Nios CPU、JTAG以及片上存儲器構成的基本片上系統。在此基礎上調用SS3LCM與CAN接口控制器IP實現邏輯控制及通信功能。另外增加了一個串行接口，方便與上位機連接測試。綜合后得到的芯片結構如圖12所示。