Altera以MaxII CPLD全力拓展新市場

近年來，通信、計算機存儲器市場的發展趨勢不容樂觀，而工業和消費類電子產品則呈上升態勢，后者有更佳的表現。CMOS數字邏輯產品方面，每邏輯單元價格每年降低25%~35%。用戶們正在尋求小型及缺乏靈活性的ASIC和ASSP的替代產品，這對CPLD來講，是個很好的發展機會。
MaxII器件是Altera新開發的CPLD系列，與原有Max相比，成本降低了50%，功耗降低了90%，同時保持了Max系列的即用性、單芯片、非易失性和易用性。
“Altera的設計師條用新的查找表結構(LUT)，而放棄了傳統的宏單元體系。基于LUT的體系采用臺積電的六層金屬0.18mm嵌入式閃存工藝，使其裸片尺寸是同樣工藝下其它器件的1/4，成本比上一代Max低一半。LUT結構采用了為其優化的272個交錯環形I/O引腳，進一步降低了成本。另外，MaxII器件對布線體系、軟件算法和工藝技術進行了改進，因此，速度比上一代快兩倍，容量大了4倍，達到240到2210個邏輯單元，或192到1700個等效宏單元。”Altera的資深市場副總裁Erilc R. Cleage先生說。
另外，MaxII為用戶提供了Flash存儲器，使其可取代普通使用的串行或并行EEPROM，進一步降低了終端系統的成本。整個系列中，每個器件的存儲容量是8k比特。新器件允許用戶在不中斷功能的情況下實時地重新配置，這增加了系統功能和靈活性。
MaxII CPLD系列可滿足工程師在總線橋、器件配置、I/O擴展和上電時序方面的應用需求。另外，Quartus II設計軟件可對MaxII器件提供軟件方面的支持。MaxII器件將在2005年第一季度正式面市。