新聞中心

        EEPW首頁 > 汽車電子 > 設計應用 > DSP與單片機通信的多種方案設計

        DSP與單片機通信的多種方案設計

        ——
        作者:劉政 葉漢民 時間:2007-03-02 來源:單片機及嵌入式系統應用 收藏
        構成雙CPU處理器平臺,可以充分利用對大容量數據和復雜算法的處理能力,以及接口的控制能力。而之間快速正確的通信是構建雙CPU處理器的關鍵問題。下面就此問題分別設計串行SCI、SPI和并行HPI三種連接方式。

        1 串行通信設計與實現

        1 1 SCI串行通信設計

        1.1.1 多通道緩沖串行口McBSP原理

        TMS320VC5402(簡稱VC5402)提供了2個支持高速、全雙工、帶緩沖、多種數據格式等優點的多通道緩沖串行口McBSP。MCESP分為數據通路和控制通路。①數據通路負責完成數據的收發。CPU或DMAC能夠向數據發送寄存器DXR寫入數據,DXR中的數據通過發送移位寄存器XSR輸出到DX引腳。DR引腳接收數據到接收移位寄存器RSR,再復制到接收緩沖寄存器RBR,最后復制到數據接收寄存器DRR。這兩種數據多級緩沖  方式使得數據搬移和片外數據通信能夠同時進行。②控制通路負責內部時鐘產生,幀同步信號產生,信號控制和多通道選擇。另外.還具有向CPU發送中斷信號和向DMAC發送同步事件的功能。MCBSP時鐘

        和幀同步信號通過CLKR、CLKX、FXR、FSX引腳進行控制,接收器和發送器可以相互獨立地選擇外部時鐘和幀同步信號,也可以選擇由內部采樣率發生器產生時鐘和幀同步信號。幀同步脈沖有效表示傳輸的開始。

        1.1.2 SCI串行接口設計

        設置VC5402的McRSP輸出時鐘和幀同步信號由內部采樣率發生器產生,內部數據時鐘CLKG和幀同步信號FSG驅動發送時鐘CLKX和幀同步FSX(CLKXM=l,FSXM=l,FSGM=1),輸入時鐘也由內部采樣率發生器產生,內部數據時鐘CLKG驅動接收時鐘CLKR(CLKRM=1),同時由CPU時鐘驅動采樣率發生器(CLKSM=1)。考慮到AT89C51(簡稱C51)串口發送數據幀中第l位為起始位,因此可以利用該位驅動輸入幀同步信號FSR,同時要置忽略幀同步信號標志為1。其中FSG幀同步脈沖寬度=(FWID+1)



        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 隆昌县| 新丰县| 铅山县| 治多县| 九台市| 泽库县| 台中县| 吕梁市| 保康县| 德阳市| 托克逊县| 周口市| 益阳市| 比如县| 孟连| 健康| 云龙县| 陆川县| 商丘市| 沛县| 大埔区| 永登县| 临澧县| 永州市| 英超| 湘阴县| 赞皇县| 宾阳县| 容城县| 三亚市| 海兴县| 邵东县| 西乡县| 汤原县| 忻城县| 冀州市| 东港市| 闽侯县| 淮北市| 肥东县| 友谊县|