運放電源去耦旁路措施

　　本文介紹了運放電源的去耦旁路電容的接法。

　　每個集成運放的電源引線，一般都應采用去耦旁路措施，即從電源引線端到地跨接一個高性能的電容，如圖所示。圖中的高頻旁路電容，通常可選用高頻性能優(yōu)良的陶瓷電容，其值約為0.1μF。或采用lμF的鉭電容。這些電容的內(nèi)電感值都較小。在運放的高速應用時，旁路電容C1和C2應接到集成運放的電源引腳上，引線盡量短，這樣可以形成低電感接地回路。當所使用的放大器的增益帶寬乘積大于10MHz時，應采用更嚴格的高頻旁路措施，此時應選用射頻旁路電容，如0.1μF圓片陶瓷電容，同時每個印刷板或每4～5個集成芯片再增加一對(C1和C2)鉭電容。對于通用集成芯片，對旁路的要求不高，但也不能忽視，通常最好每4～5個器件加一套旁路電容。不論所用集成電路器件有多少，每個印刷板都要至少加一套旁路電容。

　　電路具體處理

　　我們可以在電路中數(shù)數(shù)有多少個芯片有幾個電源端(正負電源)，在每個電源端都接一個去耦電容到地端。有時在電路圖上可以看到下圖所示的這樣，電源連了很多電容到地端，其實這些就是去耦電容，在布PCB時，要在芯片電源端就近布置這些去耦電容，而不應該把去耦電容在電源部分都布了，這樣的話就起不到去耦的作用。