基于ADF4106的鎖相環頻率器研究與設計

摘要：本文由鎖相環頻率合成器的基本工作原理入手，介紹基于鎖相環芯片ADF4106的工作特性，并結合環路濾波器、壓控振蕩器和射頻通路設計出一種輸出頻率為2GHz的頻率合成器，并經過印制板加工及測試，驗證實驗結果滿足設計指標。

引言

　　頻率合成器^[1-2]的功能就是給收發機中的變頻電路提供頻率可編程的本地載波信號，是無線收發機的核心模塊之一，其性能對通信系統的通信質量具有重大影響。目前頻率合成器主要有直接模擬頻率合成技術(DS)、鎖相環頻率合成技術(PLL)、直接數字頻率合成技術(DDS)、混合頻率合成技術四種實現方式，其中鎖相環頻率合成器是射頻電路中最常使用的一種結構，相比于其他幾種結構，PLL結構能夠在有限的功耗限制下合成高性能的載波信號。本文基于鎖相環芯片ADF4106設計了一種數字鎖相環頻率合成器，具有超寬的帶寬、較好的噪聲特性、快速鎖定時間，以及功耗低和體積小等特點，從而被廣泛應用于無線通信系統中。

1 鎖相環頻率合成器的基本工作原理

　　鎖相環(PLL)是一個相位誤差控制系統，通過將輸入信號與壓控振蕩器(VCO)輸出信號之間的相位進行比較，產生相位誤差電壓經處理后去調整壓控振蕩器的相位。當環路鎖定時，輸入信號與壓控振蕩器輸出信號頻差為零，相位差不再隨時間變化，此時誤差控制電壓為一固定值，壓控振蕩器輸出頻率與輸入信號頻率相等，即f_out=(N/R)*f_in。鎖相環基本原理框圖如圖1所示。

　　鎖相環主要結構由VCO、鑒相器(PFD)、分頻器和環路濾波器(LPF)組成。其中，PFD主要功能是進行相位比較的，它把VCO輸出信號N分頻后與輸入頻率R分頻后進行比較，產生誤差控制電壓。LPF的作用是濾除誤差電壓中的高頻成分和噪聲，以保證環路所要求的性能，提高系統的穩定性。VCO受控制電壓的控制，使其輸出頻率向參考信號的頻率靠近，兩者頻率之差越來越小，直至消除頻差而相位同步實現鎖定。在實際設計中，可以通過程序改變分頻比R、N，從而獲得需要的穩定輸出頻率。

2 方案設計與實現

2.1 鎖相環芯片ADF4106結構功能介紹

　　ADF4106是ADI公司生產的集成鎖相環頻率合成器芯片，利用該芯片可以實現無線收發機上變頻和下變頻部分的本地振蕩。ADF4106由一個低噪聲數字PFD、一個精確的電荷泵、一個可編程基準分頻器R(14位)、可編程A(6位)、B(13位)計數器和一個雙模前置分頻器P/P+1組成。A、B計數器和雙模前置分頻器相連接實現一個分頻器N，且N=PB+A。該芯片具有6GHz的頻率帶寬，2.7V~3.3V的供電電壓，獨立的電荷泵供電電壓，可編程的雙模前置分頻器P/P+1，其值可取8/9、16/17、32/33和64/65，同時還具有三線串行接口、模擬數字鎖定檢測、硬件軟件低功耗模式等特性。ADF4106同外部LPF和VCO可以組成一個完整的PLL電路。由于ADF4106的寬帶特性消除了許多高頻系統中倍頻器的使用，從而簡化了系統結構和降低了成本。

　　在本文設計中，設計實現2GHz的頻率合成器，且要求2GHz頻率信號分兩路輸出，并保證其中一路輸出信號功率達到13dBm。該電路主要由ADF4106、LPF、VCO和射頻信號輸出部分組成。根據圖1，選取輸入信號頻率fin=10MHz，該信號在進入ADF4106的Refin引腳前通過一個T型匹配網絡來實現阻抗匹配。為了保證PFD輸入信號頻率為1MHz，需要通過編程設定基準分頻器R的值為10，分頻器N的值為2000。

　　ADF4106具有一個簡單的SPI兼容串行接口向器件引腳CLK、DATA、LE寫數據，當LE為上升沿時，將CLK每個時鐘上升沿存儲到寄存器中的24位數據送入合適的鎖存器中。串行輸入時序圖如圖2所示。