基于DSP和采樣ADC的數字鎖定放大器

鎖定放大器（LIA）在微弱信號檢測領域有著重要的應用，本質上它是一種實現互相關檢測的儀器，模擬LIA一般用開關式乘法器和低通濾波器來實現模擬相敏檢波，數字LIA是通過ADC將模擬信號轉化為數字信號再由DSP或微處理器來進行數字解調運算。數字LIA比模擬LIA有許多優點，如諧波抑制能力強、無直流漂移、實行數字處理有很好的靈活性等。陳佳圭對早期實現數字LIA的5種主要方法進行了介紹，它們的一個共同特點是算法簡單、易行，基本上只需做累加運算就可得出檢測結果，但它們不能很好地抑制諧波。左營喜等提出的分段累加相關法有一定的靈活性，可在抑制諧波和提高處理速度之間進行折衷。SR850是國外近幾年推出的第一代數字LIA產品，其工作原理是通過ADC以256 kHz的固定采樣率把被測模擬信號轉換為信號序列，由DSP合成正弦參考序列，在DSP中將參考序列和采樣得到的信號序列相乘，再進行數字低通濾波得到解調輸出。

本文給出了一種利用DSP和采樣ADC實現數字鎖定放大器的方法，與SR850類似，通過采樣ADC將被測模擬信號轉換為信號序列，由DSP合成參考序列，但不同的是，這里要控制采樣頻率以實現整周期采樣，這樣不僅使得DSP可以精確地合成參考序列，而且能建立簡潔、有效的數字互相關運算。文中對這種方法進行了分析，并給出了實際設計的數字LIA。

1　工作原理
　　
在互相關檢測中有一個參考信號，設參考信號頻率為fr，可以通過一定方法控制采樣頻率fs，使得fs＝N·fr，N≥3，N由DSP來確定。設被測信號x（t）＝Asin（2πfrt＋φ），A＞0為信號幅度，φ為信號初相位，在q個參考信號周期對x（t）進行M＝q·N

不用對實際的參考信號進行采樣，而由DSP根據N來合成正弦參考序列rs（k）和余弦參考序列rc（k）

rs（k）和rc（k）分別相當于對正弦參考信號sin（2πfrt）和余弦參考信號cos（2πfrt）進行同步采樣所得。按式（3，4）來計算x（k）和rs（k）的互相關Rxrs，x（k）和rc（k）的互相關Rxrc

式（3，4）分別表示同相輸出和正交輸出，對于由式

2　頻率特性
　　
分析輸入信號與參考信號不同頻時的輸出特性。設被測信號x（t）＝Asin（2πft＋φ），f≠fr，A＞0為信號幅度，仍在q個參考信號周期進行M次采樣，得到信號序列x（k）

式（6，7）描述了測量非同頻正弦信號時的同相輸出和正交輸出。圖1給出了在N＝8，q＝3，φ＝0．5時，根據式（6，7）得到的隨頻率變化的輸出特性曲線。由圖可知，當輸入信號頻率在fr附近有較大輸出時，這顯示了數字互相關檢測的頻率選擇性；但當輸入信號頻率在fs±fr附近也有較大輸出時，這是由于信號頻率大于折疊頻率fs／2而產生了混迭效應。

混迭效應會使數字LIA的頻率選擇性能變差，實際中應在對信號采樣前使用反混迭低通濾波器，將大于折疊頻率的成分濾除。下面只考慮信號頻率不大于折疊頻率的情形，即a在[0，N/2]內，取值分析式（6，7）可以得出下列結論：

（1）如a=k/q，k為整數且k≠q，有Rxrs＝Rxrc＝0，由此可知對于非1次的諧波信號，輸出完全無響應。

（2）在a＞1+1/q時，隨a的增大，Rxrs和Rxrc呈振蕩衰減趨勢，在a＜1-1/q時，隨a的減小，Rxrs和Rxrc呈振蕩衰減趨勢；在a∈[1-1/q,1+1/q]時，Rxrs，Rxrc取值較明顯，即當f在[fr-fr/q,fr+fr/q]頻帶范圍內時輸出較大,此頻帶寬度為2fr/q=2/qTr=2/Tc,Tc＝qTr是測量時間。

3　數字LIA的實現
　　
實際設計了一個使用TMS320C30 DSP和采樣ADCAD976的數字LIA，TMS320C30是速度快、功能強、使用方便的32位浮點運算DSP，AD976是最高采樣速率為100 kHz的16位并行ADC。圖2給出了數字LIA的原理框圖，系統由信號處理電路、TMS320C30開發板和微機組成。此數字LIA使用起來相當方便、靈活，DSP執行的程序由微機來加載，DSP計算得到的結果傳送給微機來顯示和存儲。

　　
下面對圖2所示數字LIA的主要工作過程作簡要說明。一個方波或其他形式的周期信號連接到系統的參考輸入端，通過觸發電路得到TTL電平的方波信號，再經過整形電路產生約100 ns的脈沖和DSP的INT2相連，使DSP可靠地產生一次中斷，首先DSP要用內部定時器來測量響應兩次中斷INT2的時間間隔，由此可得參考信號的周期Tr和頻率fr。當fr在10 Hz～30 kHz范圍內時，由DSP計算90 kHz除以fr的商值并以所得結果的整數部分作為N值，通過并行輸出口將鎖相環（PLL）倍頻電路中的分頻器設置為N分頻，顯然N在3～9 000范圍內取值，采樣頻率在67．5～90 kHz范圍內取值。AD976的轉換結束信號經過整形電路產生約100ns脈沖,此脈沖和DSP的INT1相連,DSP在響應某一此中斷INT2后允許響應中斷INT1,這實際上是通過參考信號來確定起始采樣。DSP響應中斷INT1進行實時處理，讀入采樣所得數據并轉換成浮點數，計算出對應這一采樣點的數字正弦、余弦參考信號，然后進行互相關的相乘、累加操作，在采樣M次后將得到的累加值除以M得到最后的互相關運算結果。這里，在存儲器中預先裝入了［0，2π］區間內1 024個等分數據點的正弦、余弦值，DSP通過計算正弦、余弦函數在某一數據點的三階泰勒多項式，可以快速獲得所需的數字正弦、余弦參考信號。

此數字LIA的工作頻率范圍是10 Hz～30kHz，工作頻率下限只到10 Hz是因為在更低頻率時實際系統中的PLL電路要獲取穩定的同步倍頻信號有困難；而系統的工作頻率上限主要是由ADC的轉換速度決定的。

對設計的數字LIA進行了測試，將有效值為1 mV的1 kHz正弦信號和由噪聲發生器輸出的低通限帶白噪聲（實際帶寬100 kHz）相加，得到低信噪比（RSN）的被測信號，通過一定的軟件編程能將數字LIA的測量時間取得很大。圖3給出對RSN＝－40 dB信號分別取測量時間Tc為1，100 s時連續測量的結果，圖4給出對RSN＝－60 dB信號分別取測量時間Tc為100，1 000 s時連續測量的結果。圖3，4顯示，在RSN一定時取長的測量時間可得到較穩定的結果，通過增大測量時間系統可將RSN很低的信號檢測出來。

4　結束語
　　
對信號進行整周期采樣得到信號序列，由DSP合成正弦、余弦參考序列，計算參考序列和信號序列的互相關，就可得相敏檢測輸出。用此方法實現的數　　字 LIA有很強的諧波抑制能力，但要在采樣ADC前使用反混迭濾波器，否則數字LIA的頻率選擇性能和抑噪性能都將變差。實際設計了一個數字LIA，測試結果表明，可以用它來測量低信噪比的信號。