基于MSP430的高速線陣CCD采集系統設計

　　由圖6可知，ILX511在完成初始化工作后，在每一個CLK時鐘下降沿時輸出信號。ILX511一個采樣周期由2087個CLK周期組成，在前33個周期和最后6個周期輸出無用信號(Dummy Signal)，中間的2048個信號輸出有用信號。因此，AD9220需要在CLK開始后第34個周期啟動轉換。AD 9220某次轉換的結果在其輸入后3周期輸出，故FIFO需在AD9220第一次轉換結果輸出時啟動寫信號，即在CCD第37個CLK時啟動。又由于CCD在CLK低電平時輸出信號，AD9220在CLK高電平時采樣和輸出，FIFO寫信號低電平時有效，故AD9220的時鐘和CLK反相，FIFO寫信號和CLK同相。

　　結合MSP430定時器靈活的PWM輸出模式，CCD的CLK信號、AD9220的時鐘和FIFO的寫信號通過定時器B的引腳輸出PWM信號實現，各個時鐘周期之間的延時通過精準的延時函數實現。程序如下。

　　通過邏輯分析儀實測MSP430各引腳輸出，結果如圖7所示，各驅動信號時序正確，相位匹配良好，完全滿足CCD及外圍電路驅動時序要求。

　　3.3 通訊模塊

　　通訊模塊主要通過MSP430的中斷完成發送數據到上位機的功能。通訊模塊程序流程圖如圖8所示。

　　在ADC將CCD輸出的數據全部轉換完成并將FIFO存滿后，IDT7203的FF標志位變低觸發MSP430的外部中斷服務程序。若需重新發送某次結果，需在進行下一次采集之前，由上位機發送“A”至下位機;若要繼續采集，則由上位機發送“C”至下位機。MSP430產生串口接收中斷后，判斷是否進行重新發送、繼續采集。

　　4 結束語

　　文中在分析線陣CCD器件驅動時序和外圍電路特點的基礎上，以MSP430作為主控芯片輸出PWM的方式，創造性地提出了一種線陣CCD驅動電路和時序的設計方法。實驗驗證了所設計的系統能夠很好地滿足時序要求和實現整體功能。由于采用模塊化設計，本系統可以和引腳兼容的同類CCD共用，同時可以結合MSP430低功耗特點作為模塊組合應用在不同背景和需求中。