組合壓縮在存儲測試系統中的應用

3.2 算法的FPGA實現
系統的設計核心是壓縮算法實現。由于游程壓縮實現簡單，下面重點討論LZW算法的實現。用FPGA實現LZW算法要解決以下幾個問題[6]:
(1)壓縮過程中字典的緩存。因為所有數據處理和傳輸工作都是由FPGA 完成,字典的緩存必須使用FPGA內部有限RAM 資源。(2)字典的建立與更新。字典的建立使用FPGA 片內資源來完成, 大容量字典雖然會提高壓縮比，但必須考慮到FPGA內部的資源量。因此選用9 bit的定長編碼方式對數據進行處理。(3)壓縮后輸出數據流的傳輸和存儲。由于壓縮后是9 bit的數據流，不利于數據的存儲。因此需將9 bit的數據流轉換成8 bit的數據流進行傳輸和存儲。FPGA設計過程中模塊劃分非常重要,好的模塊劃分能夠大大減少邏輯所消耗的面積和優化功能的時序關鍵路徑。LZW算法實現劃分了8個模塊，各個模塊相互之間的連接如圖3所示。整個壓縮過程都是在狀態機控制模塊(U5)下進行的。

3.3 結果與分析
本文對所實現壓縮算法進行了綜合與仿真驗證,使用開發工具為Altera公司的QuartusII 7.2,使用Modelsim SE 6.1f仿真工具,用圖4所示的字符串作為輸入碼流進行測試。圖中datain表示輸入數據,dataout表示壓縮輸出碼流，以16進制表示，用于驗證壓縮的正確性。仿真結果與通過計算機軟件壓縮的結果完全一致。如圖4所示，本設計完全可行。
經過綜合, 算法的實現使用了20個引腳，占用了13%的邏輯單元,使用了33%的內部RAM存儲容量，綜合所得最高時鐘工作頻率為80 MHz，實時壓縮速度達到8 MB。表2是一組實測數據的壓縮效果。
本文介紹的在以FPGA為核心的存儲測試系統, 實現了數據的無損組合壓縮。通過相關仿真和綜合驗證, 壓縮效果顯著，大大減少了對存儲空間的要求，實現了壓縮性能與壓縮速度的統一。算法主體結構用VHDL語言編寫, 具有可移植性，可廣泛地應用于各種基于FPGA的數據壓縮系統中，有很大的應用價值。
參考文獻
[1] 張文棟.存儲測試系統的設計理論及其應用[M].北京:高等教育出版社, 2002.
[2] 吳家安.數據壓縮技術及應用[M].北京:科學出版社, 2009.
[3] 朱琳,羅家融,田一海.核聚變實驗數據采集系統中數據壓縮算法的研究[J].計算機工程,2003，2(29):11-12.
[4] MARK N. LZW data compression[EB/OL].1989.http:marknelson.us/lzw-data-compression/.1989-10-01.
[5] Altera Corporation. Cyclone II device handbook,volume 1. 2007.
[6] 陳晉敏,黃春明,周軍.激光雷達數據無損壓縮的FPGA實現[J].計算機測量與控制,2007,15(1):100-102.