第二代數字電容隔離器定義高性能新標準

　　盡管數字隔離器已經代替了模擬隔離器，從而簡化了隔離接口的設計，但廣大設計人員現在面臨的挑戰是日益增長的高系統性能需求。這里所說的高性能不僅僅指高數據速率和/或低功耗，而且還指高可靠性。一方面，在惡劣的工業環境中通過穩健的數據傳輸來滿足這一需求。另一方面，特別是對隔離器而言，通過長使用壽命來解決這個問題。

　　最近在芯片設計和制造方面的技術進步已經成就了第二代數字電容隔離器，其高性能給低功耗和高可靠性定義了新的標準。本文將介紹其功能原理和內部結構，并討論其電流消耗和預計壽命。

功能原理

　　圖1顯示了一款數字電容隔離器(DCI)的內部結構圖。該隔離器輸入分為兩個差分信號路徑：一條為高數據速率信道(稱作AC-信道)，另一條為低數據速率信道(稱作DC-信道)。AC-通道傳輸介于100kbps和100Mbps之間的信號，而DC-通道則涵蓋了從100kbps到DC的范圍。

圖1：數字電容隔離器的內部結構圖。

　　高速信號由AC通道來處理，信號在通道中首先從單端模式轉換為差分模式，然后被隔離層的電容-電阻網絡差分為許多瞬態。后面的比較器再將這些瞬態轉換為差分脈沖，從而設置和重置一個“或非”門觸發器。相當于原始輸入信號的觸發器輸出饋至判定邏輯(DCL)和輸出多路復用器。DCL包括一個看門狗定時器，該定時器用于測量信號轉換之間的持續時間。如果兩個連續轉換之間的持續時間超出定時窗口(如低頻信號的情況下)，則DCL則指示輸出多路復用器從AC-信道切換到DC-信道。

　　由于低頻信號要求大容量電容器，而這種電容器使片上集成變得很困難，因此DC-通道的輸入要有脈寬調制器(PWM)。該調制器利用一個內部振蕩器(OSC)的高頻載波對低頻輸入信號進行調制。在AC-通道中對調制后信號的處理過程與高頻信號相同。然而，在向輸出多路復用器提交該信號以前，需通過一個最終低通濾波器(LPF)濾除高頻PWM載波，以恢復原始、低頻輸入信號。

　　相比其他隔離器技術，電容隔離器的一個主要優點是其DC-通道在上電和信號丟失(LOS)事件期間隔離器輸出端擁有正確的輸入極性。缺少這些特性的其他隔離器技術通常會在上電期間出現輸出突波，或者在信號丟失以前一直保持在最后一個輸入極性。

內部結構

　　圖2顯示了一個單通道、電容隔離器的內部結構簡化結構圖。從內部來看，隔離器由兩顆芯片組成：一個發送器和一個接收機芯片。實際隔離層由接收機芯片上的高壓電容器來提供。

　　由于AC-信道和DC-信道均使用一種差分信號技術在數據傳輸期間提供高噪聲抗擾度，因此必需要有4個隔離電容器來形成一條單隔離數據通道。

圖2：單通道電容隔離器的內部結構。

　　圖2的右側顯示了一個高壓電容器的橫截面。從發送器芯片出來的接合線連接到接收機端電容器鋁頂板。底板(也為鋁質)連接到接收機邏輯。板之間是夾層電介質，其為16-μm厚的二氧化硅(SiO2)層。

　　使用SiO2作為夾層電介質有兩個好處：一、它是具有最小老化效應且最穩定的隔離材料之一，因此電容隔離器的預計壽命遠遠超過其他技術；二、使用標準半導體制造技術就可以處理SiO2，從而大大降低了生產成本。

　　電容隔離的另外一個優點是每個電容123毫微微法拉(123x10-15F)的超低容量，從而允許極高的數據速率傳輸并實現多通道隔離器的微電容幾何尺寸。

電流消耗

　　隔離器電流消耗高度依賴于內部結構。相比雙通道隔離器，電感型隔離器似乎具有最低的DC電源電流(請參見圖3)。這是因為該器件只包含2條信號通道。但是，電容隔離器包含4條通道：2條AC信道和2條DC信道。因此，其DC的電流消耗更高，而且其可靠性也更高，因為在輸入信號丟失的情況下其可確保正確的輸出極性。

　　系統空閑時就會出現DC電流。幸運的是，工業數據獲取系統、PLC和數字模擬I/O模塊并非針對系統空閑而設計，其目的是將數據從傳感器傳輸到控制單元，并從控制單元傳輸到傳動器。這些工作的完成必須是快速、可靠和持續的。

　　一般而言，雙通道隔離器用于隔離式CAN和RS-485總線節點，其中只有2條數據線路(發送和接收)要求隔離。例如，RS-485收發器必須能夠在一些極端共模狀態下提供高達±70mA的驅動力才能達到標準。這樣，即使在低數據速率條件下，DC電流之間的差異也可以忽略不計。

圖3：電容和電感隔離器的電流消耗(左圖為雙通道隔離器，右圖為四通道隔離器)。