TLV32AC56/57音頻信號處理器
加入技術交流群
摘要：TLV320C56/57是美國TI公司生產的音頻處理集成電路（VBAP），它的發送和接收通道采用獨立的A/D和D/A，從而有效地克服了語音串擾問題，該產品有C、L兩個系列，分別對應于不同的使用環境溫度。片內集成有編譯碼電路、濾波器以及放大電路，可直接與話筒和揚聲器接駁，其數字輸入通道與所有的DSP兼容。時鐘頻率與CT2、PECT、GSM、PCS數據通信標準對應，適用于手提電話等通信設施。
本文引用地址：http://www.104case.com/article/242337.htm關鍵詞：數字音頻處理 發送 接收 TLV320AC56/57
1 概述
TLV320AC56/57音頻處理集成電路（VBAP）內含發送和接收編譯碼電路以及發送、接收濾波器，可用于遠距離語音通訊、數字信號處理、數字音頻處理、數字信號測量等系統和領域。TLV320AC56/57的主要參數如下；
●電源電壓Vcc:-0.3V～5.5V；
●輸出信號電壓（DOUT）：-0.3V～5.5V；
●輸入信號電壓（DIN）：-0.3V～5.5V；
●使用溫度范圍：后綴C為0～70℃
后綴I為-40～85℃；
●最大功率：1150mW；
●典型功耗：20mW。
TLV320AC56/57有DIP和PT兩種封裝形式，圖1所示為其引腳排列圖。
發送部分可直接與駐極體話筒接口，以將話筒信號送給緩沖放大器變固定電平信號，然后再經去噪后送給帶通濾波器。在壓展工作模式下，濾波器輸出信號應送給壓展A/D轉換器。否則，信號傳送給A/D轉換器以進行線性轉換。并將轉換結構變成串行數據流從DOUT輸出。
接收部分有壓展和線性兩個D/A轉換器，分別用于轉換從DIN輸入的串行數據。所得的模擬信號送到隔離電容濾波器以濾除帶外信號。濾波器同時提供（SinX）/X校正以使信號平滑。其輸出信號將直接供給耳機放大器，該放大器的增益是可調的，并能提供低功耗的差分輸出。
TLV320AC56/57內有一帶隙高精度電源電路，可提供所有的參考電壓，參考電壓VMID等于Vcc/2，對放大電路和話筒偏置提供相當于1/2電平的虛地，另一參考電壓可為MICBIAS提供話筒的電流偏置。圖2是它的功能方框圖。
2 引腳功能
下面是TLV320AC56/57的引腳功能說明。其中各引腳后的括號內分別是DIP-20和PT-48腳封裝的引腳號，“×”表示該封裝無此引腳。
AGND（×/34腳）：所有內部模擬電路地；
AVcc(×/4腳)：所有內部模擬線中的3V供電電源；
CLK（11/19腳）：時鐘輸入，在固定比特率的情況下，它可作為主時鐘、發送和接收數據的時鐘，在可變比特率條件下，CLK僅作主頻時鐘用；
DCLK（7/14腳）：固定或變比特率選擇端。DCLK與VCC相連時，選擇固定比特率模式；DCLK不與VCC相連時，選擇可變比特率模式，這時，DCLK是接收數據時鐘；
DGND（×/27腳）：所有數據線路的接地端；
DIN（8/15腳）：接收數據輸入端，在固定比特率模式下，接收數據時鐘頻率的波形負波時，接收數據輸入；
DOUT（13/21腳）：發送數據輸出端，當發送數據時鐘的正半波時發送數據；
DVCC（×/9腳）：所有內部數據線路的3V電源；
EARA（2/44腳）：耳機輸出端，與EARB組成差分驅動輸出（模擬信號輸出）；
EARB（3/45腳）：耳機輸出端，與EARA組成差分驅動輸出（模擬信號輸出）；
EARMUTE（10/17腳）：耳機輸出靜音控制信號輸入端，當EARMUTE為低電平時，輸出放大器靜止，無音頻信號輸出；
FSR（9/16腳）：接收通道數據幀同步信號輸入端。在可變比特率模式下接收數據時，此信號應為高電平；如果FSR處于TTL低電平并持續5個幀時間以上，接收通道處于等待狀態，而后，如果FSR處于高電平5個幀時間以上，DIN進入數據檢測狀態，等待數據輸入；
FSX（12/20腳）：發送通道數據幀同步信號輸入端。它與FSR沒有聯系，但有一模擬信號從此腳輸入。如果FSX處于TTL低電平并持續5個幀時間以上，發送通道則處于等待狀態，然后，如果FSX處于高電平5個幀時間以上，DOUT也將進入數據檢測狀態，等待發送數據；
GND（16/×腳）：內部線路接地端；
LINSEL（15/26腳）：線性模式選擇輸入端。當它為低電平時，選擇線性編/譯碼工作方式；當處于高電平時，選擇壓展編/譯碼模式。XX56壓展碼采用μ律，XX57采用A律；
MICBIAS（20/42腳）：話筒偏置，對駐極體話筒，MICBIAS電壓等于VMID；
MICGS（19/41腳）：內部話筒放大器輸出端。通常作為反饋信號用作話筒放大器的增益控制，如果需要附加音響，可在MICGS和EARGS（模擬）之間接一個電阻網絡；
MICIN（18/40腳）：話筒信號輸入端；
MICMUTE（6/11腳）：話筒輸入靜音控制信號輸入。當此信號為低電平時，發送的數字信號均為“0”；
PDN（1/43腳）：電源控制信號輸入端，當此信號為TTL低電平時，系統將降低電源電壓，以減小能量的損耗；
TSX/DCLKX（14/22腳）：發送時間通道選通或發送通道的數據時鐘輸入端。在固定比率模式下，該引腳的一個開漏極輸出并直接到地。通常也作為三態緩沖器的使能信號。在可變比特率條件下，DCLKX是數據時鐘的輸入端；
Vcc(5/×腳)：所有內部線路的3V電源；
VMID（17/36腳）：VCC/2偏置參考電壓，在該端接入一個4700pF～1μF的低損高頻電容到地可作濾作用。
3 工作過程
在電源正常工作時，TLV320AC56/57可在下列情況下進行初始化操作：
（1）接地；
（2）接通VCC；
（3）接通所有的時鐘信號；
（4）將PDN接至TTL高電平；
（5）把同步脈沖加在FSX和FSR端。
該芯片對死機設計有很好的保護。但當電源狀況不符合要求時，死機的情況仍有可能發生。轔幫助確認死機情形，在電源VCC與GND之間應反接一個二極管，它的正向壓降應等于或小于0.4V（可選用1N5711或等同元件）。
在發送通道加上或打開電源開關時，DOUT和TSX在大約4個幀時間內（約500μs）保持高阻態，然后，DOUT、TSX和其它信號均有效，并在各自的時間通道中處理信號。因為自動清零線路的原因，發送端模擬電路約需60ms達到平衡。為進一步完善系統，當CLK中斷時，DOUT和TSX應置于高阻態。
TLV320AC56/57系統可提供低電平工作和三種等待模式。當一個外部低電平信號加在PDN時，系統將關機。沒有信號時，PDN內部上拉至高電平以使系統保持活性。在低電平模式下，系統的電源消耗僅為2mW。
等待模式分整機等待、發送通道等待和接收通道等待三種。為使整機進入等待模式，FSX和FSR都應保持低電平；在接收通道等待模式下，FSX輸入脈沖，FSR保持低電平；如果FSR接收脈沖，FSX保持低電平，則進入發送通道等待模式，此時接收通道有效，在整機等待模式，系統電源消耗約為4mW。
將DCLKR接至VCC，則系統選擇固定比特率工作方式。同時也選擇了主時鐘（CLK）、同步信號時鐘（FSX和FSR）頻率和FSX輸出。FSX和FSR用來決取樣頻率。在CFLK的正半周期，數據由DOUT發送，在CLK的下降沿，數據隨FSR由DIN輸入。當接到數據字時，D/A轉換開始，轉換后的模擬信號先保持在電容中，然后傳送給接收濾波器。
將DCLKR接至數據接收時鐘即選擇了可變比特率工作方式，同時也選定了接收時鐘頻率。在這種模式下，主時鐘控制開關電容濾波器，從而DIN和DOUT端的輸出則分別由DCLKR和DCLKX來控制，TLV320AC56/57允許系統以低于時鐘頻率的任何速度傳輸數據，但DCLKR和DCLKX必須與CLK同步。
當FSX輸入高電平時，在DCLKX的正半周將由DOUT端將數據發送出去。當FSR為高電平時，在DCLKR的負半周，由DIN接收數據，在可變化特率模式下，如果DCLK有振蕩信號，且FSX保持高電平，則在一幀的時間通道內，DOUT上的數據字是重復的。
為了避免因中斷而引起的串音干擾，芯片使用了單獨的數-模轉換器、濾波器和通道參考電壓，這使得兩個通道可以完全獨立運行。主時鐘、數據時鐘和時間通道的檢測必須在每一開始的時候同步。
芯片內部產生的精確帶隙參考電壓可為發送與接收通道提供所有的參考起泡沫。在制造過程中，芯片的每一通道的增益都已得到調整。從而保證了在外部電壓和溫度變化時增益的穩定性。
4 應用接口
TLV320AC56采用的是μ律（壓展模式），相當于CCITT G.711標準。而TLV320AC57則采用A律，相當于CCITT G.711標準。在線性模式下兩者相同。且輸入放大器的接口與駐極體話筒完全兼容，其典型接口電路如圖3所示。話筒放大器的輸出MICGS通常與反饋網絡相連，該信號同時加在放大器的反相輸入端以穩定放大器的增益值。VMID端可用于濾波器的接入。而MICUMUTE端上的開關K可用來對話筒靜音進行控制。
評論