數字正交上變頻器AD9857在高頻雷達系統中的應用
加入技術交流群
摘要：介紹了數字正交上變頻器AD9857結構、原理、功能，并給出了其在高頻雷達系統發射通道中的具體應用。
本文引用地址：http://www.104case.com/article/242326.htm關鍵詞：上變頻 AD9857 并口
隨著數字技術的發展、短波通信的實現已從模擬電路向數字電路轉變，由中小規模向超大規模集成電路轉變，進而向軟件無線電（Software Radio）的概念發展。數字化是現代通信發展的總趨勢。因此，與短波通信聯系緊密的高頻雷達也必然要向數字化方向發展。一般來講，在雷達設備或系統中，通用發射通道的電路有兩種實現方法：一種是傳統的鎖相環（PLL）電路；另一種就是直接數字合成（DDS）。與鎖相環相比，DDS具有頻率分辨率高、頻率變化速度快、線性相位變化、易于數字控制等優點，因而發射通道核心部分采用基于DDS的14位正交數字上變頻器AD9857。
顧名思義，正交數字上變頻器AD9857在雷達系統中起上變頻的作用，即將基帶數字信號調制到載頻，輸出調制后的模擬信號。
1 AD9857的結構和工作原理
AD9857的內部結構如圖1所示。主要包括輸入數據組合、CIC與反CIC濾波器、固定插值濾波器、正交調制器、DDS核心、反SINC濾波器、輸出幅度乘法器、14位DAC。
1.1 內部結構
輸入數據轉換
將串行輸入的基帶數字信號轉換成14位并行數據。由于基帶信號的I/Q分量是交替輸入的，所以必須保證I/Q分量與輸入時鐘PCLK的同步性，使其能轉換成兩路并行的I/Q數據流，送往下一級電路。
CIC與反CIC濾波器
CIC（內插級聯積分梳狀濾波器）為一個編程過采樣濾波器，過采樣率為：2X～63X。
由于CIC具有低通特性，所以在其前端有一個反CIC濾波器來對此加以補償。
固定插值濾波器
固定插值濾波器由兩個半帶濾波器HB實現。它用來將輸入數據過采樣4X。另外，和CIC一樣，它也具有低通特性。
用以將基帶數字信號的頻譜調制到所需的載頻上（上變頻）。DDS（直接數字合成）產生正交調制所需要的正弦、余弦兩路數字載波，其頻率可由相應頻率控制字控制。CIC輸出的I/O數據分別與這兩路數字載波相乘，然后再相加或相減，便得到調制后的數字中頻信號。
DDS核心
用于產生sin/cos載波參數考信號，載頻（fout）與頻率控制字（FTWORD）和系統時鐘（SYSCLK）的關系如下：
fout=(FTWORD* SYSCLK)/2 32
其中，fout、SYSCLK的單位是Hz，FTWORD是從0到2，147，483，647（2 32-1）的十進制數。
反SINC濾波器
由于14位DAC的零階保持效應，其輸出信號的頻譜會被SINC包絡所加權。反SINC濾波器對輸入數據進行預處理，以抵消SINC包絡造成的失真。
輸出幅度乘法器
用于對最終輸出信號幅度的調整，其值由相應可編程寄存器決定，范圍是：0～1.9921875。
14位DAC
用于將數字信號轉換成模擬信號。數模轉換過程會在n*SYCLK±FCARRIER(n=1,2,3)處產生干擾信號，須外接一個RLC濾波器加以消除。
1.2 工作原理
輸入AD9857的是14位并行數據。這14位數據由I/Q交替輸入。AD9857只完成數字信號的正交上變頻調制，對數字信號的編碼、插值、脈沖整形等過程須在其送到AD9857前完成。
AD9857將交替輸入的I/Q信號分成兩路。從輸入到信號分離器一直到正交調制器，AD9857內的數據流都是兩路I/Q信號。
AD9857內的系統時鐘信號SCLK提供了其內部的所有時序。CIC輸出的I/Q數據的采樣率與DDS數字載波的采樣率相同，也就是AD9857的系統時鐘頻率SYSCLK。所以調制后的信號實際上是一組采樣率為SYSCLK的數據流。
1.3 工作模式
AD9857具有三種工作模式：正交調制器模式、單頻輸出模式、插值DAC模式。當工作在正交調制器模式時，DDS核心提供一個正交的本振信號（sincos）到正交調制器，在那里分別與IQ數據相乘、相加，產品一個正交調制的數據流。所有這些都在數字域內發生，僅當數字的數據流加到14位DAC輸出時才變成正交調制的模擬輸出信號；當工作在單頻輸出模式時，AD9857相當于一個頻率源，14位數據信號并不加到AD9857。內部DDS核心在頻率控制字的控制下產生一個單頻信號。該信號經過反向SINC濾波器和輸出幅度控制器后加到14位DAC輸出。當工作在插值DAC模式時，14位數據輸出后仍是基帶信號，即沒有調制。對信號進行過采樣操作并保持原始信號的頻譜不變時，用該模式。
2 AD9857的引腳描述和技術特性
AD9857是基于CMOS的超大規模集成芯片。共有80個引腳，各引腳的說明如表1所示。
表1 AD9857引腳
| 引腳 | 助記符 | I/O | 引腳 | 助記符 | I/O |
| 20～14，7～1 | D0～D6,D7～D13 | I | 45 | IOUT | O |
| 8～10，31～33，73～75 | DVDD | 46 | IOUT | O | |
| 11～13，28～30，70～72，76～78 | DGND | 49 | DAC_BP | ||
| 21 | PS1 | I | 50 | DAC_RESET | I |
| 22 | PS0 | I | 55 | PLL_FILTER | O |
| 23 | CS | I | 60 | DIFFCLKEN | I |
| 24 | SCLK | I | 62 | REFCLK | I |
| 25 | SDIO | I/O | 63 | REFCLK | I |
| 26 | SDO | O | 66 | DPD | I |
| 27 | SYNCIO | I | 67 | RESET | I |
| 34，41，51，57 | NC | 68 | PLL_LOCK | O | |
| 35，37，38，43，48，54，58，65， | AVDD | 69 | CIC_OVRFL | O | |
| 36，3910，42，44，47，53，56，59，61，65 | AGND | 79 | PDCLK/FUD | I/O | |
| 80 | TxENABLE | I |
AD9857的技術特性：
200MHz的內部時鐘率
14位的數據總線
極好的動態特性（80dB SFDR @ 65MHz（±100kHz模擬輸出）
4～20倍PLL可編程參考時鐘
內置32位正交DDS
FSK兼容
8位輸出幅度控制
單引腳掉電功能
4個可編程的通過引腳可選的信號模式
反SINC濾波器
簡單的控制接口：10MHz串行，2或3線SPI兼容
3.3V供電
單端或差分輸入的參考時鐘
可工作溫度范圍：-40～+85℃
其封裝是80引腳的LQFP表面封裝。
3 計算機并口對AD9857的控制
為便于計算機對AD9857進行實時控制，采用計算機并口（Parallel Port）作為AD9857與計算機的接口。
3.1 計算機并口的結構
并行端口又叫并行打印機適配器、Centronics適配器、Centronics端口，或簡稱并口。在通用計算機上，并口的輸出連接在一個25針D型連接口上。實際的并口使用了17個信號，分別包括在3個內部端口中。它們是：DATA端口（輸入輸出端口，包括8個數據信號）；STATUS端口（輸入端口，包括5個狀態信號）；CONTROL端口（輸出端口，包括4個控制信號）。并口結構如表2所示。
表2 并口結構
| DB-25 | Centronic | 寄存器 | I/O | 數據位 |
| 1 | 1 | Control | out | C0 |
| 2～9 | 2～9 | Data | out | D1～D8 |
| 10 | 10 | Status | in | S6 |
| 11 | 11 | Status | in | S7 |
| 12 | 12 | Status | in | S5 |
| 13 | 13 | Status | in | S4 |
| 14 | 14 | Control | out | C1 |
| 15 | 32 | Status | in | S3 |
| 16 | 31 | Control | out | C2 |
| 17 | 36 | Control | out | C3 |
| 18～25 | 19、21、23、25、27、29、30、34 | GROUND |
3.2 計算機并口與AD9857的接口
硬件方面，用一根通用打印機并口線將計算機并口與AD9857電路連接起來，連接方法如表3所示。
表3 AD9857與并口的連接
| 并口引腳 | AD9857引腳 | 并口寄存器 |
| p1 | LtchData | c0 |
| p2 | Sclk(pin24) | d0 |
| p3 | SDIO(pin25) | d1 |
| p4 | Cs(pin23) | d2 |
| p5 | Ps0(pin22) | d3 |
| p6 | Ps1(pin21) | d4 |
| p7 | Reset(pin21) | d5 |
| p8 | Reset(pin67) | d6 |
| p9 | SYNCIO(pin27) | d7 |
| p14 | DIG_PWOR_Down(pin66) | c1 |
| p31 | FUD(pin79) | c2 |
| p32 | Readback_Enable | s3 |
| p36 | =1,disable FUD input,modulation =0,enable FUd input,sigle tone | c3 |
軟件方面，采用VC6.0語言。分別編寫了一個類對并口和AD9857進行控制，通過對這些類的調用分別寫出各種實用程序。這樣增強了程序的實用性，也便于計算機對并口進行實時控制。
4 AD9857在高頻雷達系統發射通道中的應用
4.1 發射通道的工作原理
AD9857接收VXI3250（接收機）輸出的參考頻率作為其參考時鐘；接收計算并口輸出的控制信號；輸出時序控制信號到WT6701（通用DSP芯片TMS320c6701板卡），同時接收WT6701輸出的基帶數字信號，生成已調連續射頻信號；將射頻信號輸出給發射機。見圖2。在發射通道中，AD9857工作在正交調制模式。
4.2 實驗結果
以下是AD9857對偽隨機信號調制后的頻譜，即將偽隨機信號調制到30MHz載頻后的頻譜，見圖3、圖4。AD9857參數設置如下：外接40MHz參考時鐘，參考時鐘因子為5，CIC插值率為32。
評論