高速ADC的接口驅動和時鐘方案

　　目前，高速流水線模數轉換器的性能已經達到了新的 高度。精度、采樣速度和動態性能也被推到了新的極限。 ADC14V155是當前一流性能的轉換器之一，與14比特的競 爭產品相比可傳送多達57%的全功率帶寬。其面臨的挑戰是 在數據表中給定的參數下如何能保持靜態，尤其是動態的性 能。設計師必須非常小心地選擇轉換器周邊器件。本應用注 釋討論了如何通過設計正確的時鐘電路和良好的模擬輸入網 絡，來優化高速流水線ADC的性能，以及如何將ADC的高速 不失真的數據輸送到FPGA或ASIC上。

　　一個應用實例為有14位精度以及高達155MSPS采樣速率 的ADC14V155。它采用了差分流水線結構，其獨特的低抖動 采樣保持級提供了1.1 GHz的全功率帶寬。這種高輸入帶寬使 其成為所有類型的通信接收器的極佳選擇，特別是對于欠采 樣系統。器件可采樣高達450 MHz帶寬的信號，為系統的規 劃提供了靈活性，并可從單載波結構移植到單個ADC能數字 化數個載波的多載波方案。 這種ADC可應用在其它方面，如快速測量和測試儀器。

　　數據從芯片上的并行LVDS（低壓差分信號傳輸）接口以 DDR（雙倍數據速率）格式送出，能以純凈的數據傳輸到 現代FPGA或ASIC。為了進一步減少噪聲和功耗，器件為 輸出接口（1.8V）和模擬部分（3.3V）分別提供電源。典 型情況下器件功耗小于1W。在輸入頻率為70 MHz時，器件 呈現的信噪比為71.7 dBFS，無雜散動態范圍（SFDR）為 86.9 dBFS。