嵌入式系統數字圖像采集接口電路設計

四、內存直接寫入接口設計

在處理器速度較慢且圖像數據輸出的頻率不能降低的情況下，采用上述I/O接口方法不能得到完整的圖像。另外，有些應用中要求能夠實時采集圖像。為此，我們設計了高速數據圖像采集方法?內存直接寫入法。由于SRAM訪問控制簡單，電路設計方便，被大量嵌入式系統采用，本文以SRAM作為存儲器。

1、電路原理和結構

內存直接寫入方法通過設計的圖像采集控制器(以下簡稱控制器)不需處理器參與，直接將圖像數據寫入系統中的內存中，實現高速圖像采集。

圖5是接口結構圖，當需要采集圖像時，處理器向控制器發出采集請求，請求信號capture_r從高到低。控制器接到請求脈沖后，發出處理器掛起請求信號HOLD,使處理器的外總線處于高阻狀態，釋放出總線。控制器收到處理器應答HOLDA后管理總線，同時檢測圖像同步信號。當檢測到圖像開始位置時，控制器自動產生地址和讀寫控制信號將圖像數據直接寫入內存中。圖像采集完成后，控制器自動將總線控制權交還處理器，處理器繼續運行，控制器中與采集相關的狀態復位。控制器可以根據同步信號或設定的采集圖像大小確定采集是否完成。

在圖5中，控制器包括同步信號檢測、地址發生器、SRAM寫控制器、總線控制器和處理器握手電路等主要部分。同步信號檢測確定每一場(幀)和每一行的起始位置；地址發生器產生寫SRAM所需的地址；SRAM寫控制器產生寫入時序；總線控制器在采集圖像時管理總線，采集完成后自動釋放；處理器握手電路接受處理器命令、發總線管理請求和應答處理器。

2、SRAM寫控制時序

采集圖像過程中，控制器自動將數據寫入到硬件設定的內存中。寫內存時，控制器產生RAM地址(A)、片選信號(/CS)、讀信號(/RD)和寫信號(/WD)，同時鎖存傳感器輸出的數據并送到數據總線(D)上。每寫入一個數據后，地址(A)自動增1。采集時/CS保持有效(‘0’)狀態而/RD處于無效狀態(‘1’)。地址A的變化必須與/WD和數據鎖存器協調好才能保證圖像數據的有效性。

圖6是控制器產生的SRAM信號時序圖。用PCLK作為地址發生器的輸入時鐘，且在其上升沿更新地址值。同樣，在PCLK的上沿鎖存數據并輸出到總線上。將PCLK反相，作為/WD信號，使得在/WD的上升沿地址和數據穩定，確保寫入數據的有效性。

3、控制器主要功能的VHDL描述

描述控制器中全部功能的VHDL代碼較長，而且有些部分是常用的(如計數器等)。圖像采集狀態產生和同步信號的檢測是其中重要的部分。下面介紹這兩部分的VHDL描述。

圖像采集狀態 capture_s:

處理器的采集請求信號capture_r使capture_s從‘0’到‘1’，場地址發生器(計數器)的溢出位vcount_o，清除capture_s。

process (capture_r, reset, vcount_o)

begin

if reset='0' or vcount_o='1' then

capture_s='0'; -- 清除

else if capture_r'event and capture_r='0' then

capture_s='1'; -- 置狀態位

end if;

end process;

同步信號檢測：