基于SHARC DSP與SJA1000的CAN總線接口設計

　　當前，有一些微處理器將CAN控制器嵌入到系統之中，但是仍有大量人們比較熟悉的微處理器并不帶有CAN控制器。采用微處理器和CAN控制器組合的設計成為必要，而且，CAN控制器具有完成CAN總線通信協議所要求的全部必要功能，因此，CAN控制器與其它微處理器的接口設計成為設計CAN總線系統的首要工作。本文重點介紹以SHARC DSP為核心的、基于SJA1000的CAN總線接口設計。

　　SJA1000簡介

　　SJA1000是一種獨立的CAN控制器，用于移動目標和一般工業環境中的控制器局域網絡(CAN)。它是Philips公司早期CAN控制器PCA82C200(Basic CAN)的替代品，而且增加了一種新的工作模式(PeliCAN)，這種模式支持具有很多新功能的CAN2.0B協議。

　　SJA1000與微處理器的接口主要由8根數據和地址分時復用線完成：AD0~AD7、ALE/AS、、/E、、、MODE和，其中MODE為接口方式選擇信號，可設置成Intel方式或Motorola方式。兩者的區別在于：Intel模式下，處理器對SJA1000寫時，用、作為讀、寫數據信號，ALE下降沿鎖存地址(此時地址信號要保證基本的建立保持時間)，僅在讀、寫數據時為低；Motorola模式下，讀、寫信號用區分(高電平讀、低電平寫)，用/E選通數據(下降沿鎖存)，AS和CS類似于Intel的ALE和。目前流行的MCS51/96系列單片機提供了方便快捷的直接Intel方式接口，出于普遍性的考慮，本文以下的接口設計都是基于Intel模式的。

　　DSP的接口信號和時序

　　與早期的處理器不同，DSP芯片的片外引腳都采用地址線和數據線分離的設計方法，不再使用地址數據分時復用線，也沒有ALE信號，這樣就給CAN控制器與DSP的接口帶來一定困難，且不同的DSP外部引腳和時序也略有區別。要設計CAN控制器與DSP的接口，首先必須比較DSP與CAN控制器的時序。

　　本文選用的DSP為ADSP21062，主頻為40MHz，單周期(零等待)訪問存儲器時，要求存儲器的響應(讀或寫)周期小于17ns，但許多存儲器或外設的響應速度沒有這么快，于是就要通過加等待來延長訪問時間。ADSP2106x支持兩種等待方式，即內等待(軟等待)和外等待(硬等待)。

　　SJA1000和CAN總線的連接

　　選擇82C250作為收發器，選擇6N137高速光電隔離器實現系統和CAN總線的隔離。其連接方法如圖1所示。這種設計既能做好電氣隔離，又能保證數據的傳輸速度。

圖1 SJA1000和CAN總線的連接

　　CAN控制器與DSP的接口設計方法

　　SJA1000的數據和地址信號為分時復用，而DSP為數據、地址信號分離的結構，而且DSP不提供ALE信號，設計的關鍵就是DSP要把SJA1000的地址當成數據寫入并同時產生ALE信號。分析讀寫信號所要求的最短有效時間，由于讀低電平到數據有效的時間最長為50ns，所以要保證讀信號有效時間至少50ns，ADSP21062在用2個軟等待時，其低電平時間為62.5ns(25ns/2+2×25ns)，剛好能滿足要求。

　　ADSP21062和SJA1000接口的簡化設計

　　在外圍設備連接不多的情況下，接口電路可以使用幾個邏輯門實現。由于訪問外部數據時，數據總線的低16位未用，所以使用的數據線從DATA16起始。當Flag1＝1時，SJA1000的WR始終為1，其ALE為DSP的WR的反向，當DSP把地址當成數據寫入SJA1000時，低電平DSP的WR信號會轉換成高電平的ALE，并在ALE的下降沿把數據鎖存。當Flag1＝0時，ALE始終為0，無地址鎖存操作。SJA1000的WR直接受DSP的WR信號控制。由Flag2直接控制CS。其連接如圖2所示。