基于CPLD非多路復用/多路總線轉換橋設計/實現

２ 非多路復用總線的信號和時序

２．１ TMS320F206接口的主要信號說明

TMS320F206的總線接口方式采用地址和數據分離的形式。其主要信號有地址信號Ａ０～Ａ１５、數據信號Ｄ０～Ｄ１５、讀信號ＲＥ、寫信號ＷＥ、閘門信號ＳＴＲＢ、Ｉ／Ｏ空間選擇信號ＩＳ、數據存儲器選擇信號ＤＳ、程序存儲器選擇信號ＰＳ、機器時鐘輸出信號ＣＬＫＯＵＴ１。當對外部數據存儲器、程序存儲器或Ｉ／Ｏ空間訪問時，ＳＴＲＢ有效；當對外部Ｉ／Ｏ訪問時（即程序中使用ＰＯＲＴＲ和ＰＯＲＴＷ指令），ＩＳ有效。

２．２ ＴＳＭ３２０Ｆ２０６的Ｉ／Ｏ時序分析

ＴＭＳ３２０Ｆ２０６的讀寫時序如圖３和圖４所示。Ｉ／Ｏ的讀或寫工作周期一般在兩個機器周期內完成。在此期間，ＩＳ信號和地址信號一直保持有效；閘門信號ＳＴＲＢ發生在第一個機器周期有效后并保持一個機器周期以上；ＲＥ和ＷＥ有效時，數據有效。兩次連續的寫操作（如圖４所示）時，ＷＥ的有效間隔時間ｔW（WH）最小為（２Ｈ－４）ｎｓ，而兩次連續的讀操作（如圖３所示）時，ＲＥ的有效間隔時間ｔW（RDH）為（Ｈ－４）ｎｓ～Ｈｎｓ，其中Ｈ為０．５倍的機器時鐘周期。可見對于連續的讀、寫操作，ＲＥ、ＷＥ的有效間隔不同，設計電路時應注意此細節。在連續的讀或寫操作時，ＩＳ信號一直為有效電平'０'，無法以此信號作為產生ＳＪＡ１０００的ＡＬＥ、讀、寫信號起始基準；而在寫周期時，ＳＴＲＢ與ＷＥ的變化始終保持一致，因此在產生ＳＪＡ１０００寫周期時，可以用ＳＴＲＢ作為ＡＬＥ、ＷＲ產生的起始基準信號。但是ＴＳＭ３２０Ｆ２０６在連續的讀操作時，ＳＴＲＢ一直保持為低電平，可見在產生ＳＪＡ１０００讀、寫操作周期時，無法單獨以它作為ＡＬＥ、ＲＤ信號產生的起始基準，需與ＩＳ、ＷＥ、ＲＥ進行邏輯組合來作為ＳＪＡ１０００讀、寫操作周期的起始基準信號。

３ ＣＰＬＤ實現轉換橋的設計方法

此轉換橋如果用中規模集成電路（７４系列）實現起來比較復雜，工作頻率又較高，布線時若稍不合理，易引起干擾，使得電路工作不穩定，因此這里采用高可靠性的復雜可編程邏輯器件ＣＰＬＤ，用硬件描述語言ＶＨＤＬ來實現。

３．１ 轉換橋引腳信號定義

圖５為轉換橋的時序仿真圖，其中轉換橋的各引腳信號與ＴＭＳ３２０Ｆ２０６和ＳＪＡ１０００ｌSJA10001引腳信號的對應為：ｆａｂｌ７接Ａ0～Ａ7；ｆｄｂ７接Ｄ0～Ｄ7；ｆｄｓ接ＩＳ；ｆｓｔｒｂ接ＳＴＲＢ；ｆｗｅ接ＷＥ；ｆｒｄ接ＲＥ；ｆｃｐ接ＣＬＫＯＵＴ１；ａｌｅ接ＡＬＥ；ａｄｂ７接ＡＤ７～ＡＤ０；ｗｒ接ＷＲ；ｒｄ接ＲＤ。

３．２ ＳＪＡ１０００讀、寫周期使能信號和起始基準信號的確定

轉換橋的基準時鐘ｆcp為ＴＭＳ３２０Ｆ２０６TMS320F206的機器時鐘輸出信號ＣＬＫＯＵＴ１。ｆcp為２０ＭＨｚ的方波信號。因為ＴＭＳ３２０Ｆ２０６的讀或寫工作周期一般為一、兩個機器時鐘周期，此時基準時鐘ｆcp最多含有四個邊沿狀態，無法完成非多路復用到多路復用的轉換，所以通過軟件等待設置，使ＴＭＳ３２０Ｆ２０６對外部總線操作時，由原來所用的一個機器時鐘周期延長到四個機器時鐘周期，邊沿狀態個數增加了４倍。另外ｆcp的脈寬為２５ｎｓ，這樣可以保證轉換橋輸出的多路復用總線時序的時間參數滿足ＳＪＡ１０００的時序要求。從上面的時序分析中可以確定出ＳＪＡ１０００的讀、寫周期的使能信號（ＩＳ）和起始基準信號（ＳＴＲＢ、ＷＥ、ＲＥ邏輯組合）。ＩＳ作為轉換橋的片選信號，當ＩＳ?quot;０"時，轉換橋工作；否則，轉換橋的各輸出信號被懸掛。當ＩＳ為"０"、ＳＴＲＢ為"０"、ＷＥ為"０"、ＲＥ為"１"時，ＤＳＰ開始對外部Ｉ／Ｏ進行寫操作，在后面緊跟的四個ＤＳＰ機器時鐘周期產生出１個ＳＪＡ１０００的寫周期；當ＩＳ為"０"、ＳＴＲＢ為"０"、ＷＥ為"１"、ＲＥ為"１"時，ＤＳＰ開始對外部Ｉ／Ｏ進行讀操作，在后面緊跟的四個ＤＳＰ機器時鐘周期產生出１個ＳＪＡ１０００的讀周期。

３．３ 讀操作轉換過程

通過軟件等待設置，使ＤＳＰ的 Ｉ／Ｏ讀、寫操作需四個機器時鐘周期。在第一個時鐘周期的上升沿產生ａｌｅ信號（脈寬為０．５倍的機器時鐘周期），同時將ＤＳＰ輸入的低八位地址ｆａｂｌ７鎖存并送到地址數據復用總線ａｄｂ７，并保持到第二個時鐘周期的上升沿為止，此時ａｄｂ７為高阻狀態。第三、第四個時鐘周期，ＤＳＰ的讀信號ｆｒｄ有效，將此信號直接送到ｒｄ引腳，此時ａｄｂ７引腳的數據直接送給ｆｄｂ７引腳，讀操作結束。

３．４ 寫操作轉換過程

在寫操作的四個時鐘周期中，在第一個時鐘周期的上升沿產生ａｌｅ信號（脈寬為一個機器時鐘周期），同時將ＤＳＰ輸入的低八位地址ｆａｂｌ７引腳的信號送到ａｄｂ７上，并保持到第三個時鐘周期結束。在第四個時鐘周期的上升沿產生寫信號ｗｒ（寬度為一個時鐘周期），在ＤＳＰ寫信號ｆｅｗ的上升沿處鎖存數據線ｆｄｂ７來的信號，并將其送到ａｄｂ７引腳上，延時到第五個時鐘周期時把ａｄｂ７變為高阻狀態，寫操作結束。

本文提出的非多路復用總線到多路復用總線轉換橋采用了Ｘｉｌｉｎｘ公司的ＣＰＬＤ芯片ＸＣ９５１４４－１５－ＰＱ１００，并使用該公司開發的集成環境Ｆｕｎｄａｔｉｏｎ Ｆ３．１ｉ，將其集成為一塊專用芯片。通過大量的實驗測試，此轉換橋工作非常穩定，現已應用到電力網絡饋線遠程終端裝置（ＦＴＵ）中。