某測試系統數據總線接口模塊的設計

在某測試系統的開發中，需要用數據總線來實現自動測試設備(Automatic Test Equipment，簡稱，ATE)和被測單元(Unit Under Test，簡稱UUT)之間的串行通信。實際設計時，筆者采用串行通信方式，以32位雙極性(±5V 歸零)串行碼(稱之為一個代字)向UUT分時發送控制指令和狀態信息，同時接收U-UT送出的代字信息。文中對該電路的設計原理和部分軟件程序的實現方法做了詳細地介紹。

1 50kHz時基信號發生器

由于在此測試系統中的通信均是以串行碼的形式進行的，且數據傳輸的速率為50kbps，因此，設計時，采用了如圖1所示的550kHz時基信號發生器。

圖1中，SG8002是日本EPSON公司生產的可編程晶體振蕩器，其頻率穩定性為±100ppm／(在-20℃-+70℃范圍內)。該編程晶體振蕩器產生的1.2MHz脈沖信號經54LSl07雙JK觸發器4分頻后可得到300kHz的方波。此方波輸出分兩路，一路經54LSl07再次2分頻后形成150kHz信號CPl50，作為測試系統的自檢、外部檢定以及對該測試系統的測試擴展；另一路則先經4位移位寄存器54LS95后，再進行6分頻，從而得到所需的50kHz時基信號CP50。

2 32位單極性串行碼發送電路

32位單極性串行碼發送電路的主要作用是將PC／104總線的數據端口D0-D7送出的串行TTL電平經54LS595移位鎖存至54LS95移位寄存器的Di輸入口，然后在并行置入脈沖C2下降沿的作用下打入到Qi輸出口，最后在32個串行右移脈沖CP1下降沿的作用下形成所需的、含有特定意義的32位單極性雙通道串行碼NHΦ．CHl和NHΦ．CH2。具體的電路實現原理如圖2所示。

3 代宇發送允許信號形成電路

該電路以AT89C2051微處理器為控制核心將50kHz時基信號發生器產生的時基信號CP50進行隔段取樣，以形成54LS95所需的串行右移脈沖CPl、并行置入脈沖C2及工作方式控制信號M。其電路原理如圖3所示。