PSD813F1及其接口編程技術

由ＷＳＩ公司研制的新一代可編程微控制器系統外圍器件ＰＳＤ８１３Ｆ１芯片，具備完整的在系統可編程（Ｉｎ Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍｍａｂｌｅ)特性。其在系統可編程不僅僅是對程序存儲器而言，而是指整個芯片內的所有功能塊的配置，而且可對器件的邏輯和功能進行隨時組態或重組。該芯片采用模塊化設計技術，可集成一個單片機應用系統所需的多個外圍模塊，如將ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ、ＳＲＡＭ、ＰＬＤ等集成到單一硅片上，為簡化微控制器應用系統的設計、縮短產品的開發周期、提高系統的可靠性、降低系統的成本、縮小產品尺寸、增強系統保密性提供了一條捷徑。
１ ＰＳＤ８１３Ｆ１PSD813F1芯片的性能特點
ＰＳＤ８１３Ｆ１的內部結構如圖１所示。

ＰＳＤ８１３Ｆ１內部集成了可分區段保護的１２８Ｋ字節ＦＬＡＳＨ ＭＥＭ（閃速存儲器）和３２Ｋ字節ＥＥＰＲＯＭ，以及掉電時通過切換到備用電源以保持數據的２Ｋ字節ＳＲＡＭ。每一個存儲器塊可以被用戶通過配置定位在不同地址空間。ＦＬＡＳＨ ＭＥＭ分成８個大小相同的塊，ＥＥＰＲＯＭ分成４個大小相同的塊，以上各塊均可被設定成程序空間或數據空間；２Ｋ字節的ＳＲＡＭ存儲器可完成數據緩存的功能。
芯片包括４個可編程Ｉ／Ｏ端口，共２７個允許獨立配置的端口引腳，端口Ａ、Ｂ和Ｃ為８位，端口Ｄ為３位，端口可設置為ＭＣＵ Ｉ／Ｏ、ＰＬＤ Ｉ／Ｏ、外設Ｉ／Ｏ、地址輸入輸出、數據端口等不同的配置，而且其中的１６個Ｉ／Ｏ引腳可以設定為ＣＭＯＳ電平或漏極開路工作方式。這些端口的工作方式由數據輸入、數據輸出、方向、控制、驅動選擇等寄存器決定，這些寄存器位于以ＣＳＩＯＰ為基地址的２５６字節空間里，ＣＳＩＯＰ基地址由配置軟件決定，不同寄存器具有唯一的相對于ＣＳＩＯＰ基地址的偏移地址，對寄存器的操作可在程序中完成。
ＰＳＤ８１３Ｆ１psd813f1的譯碼邏輯由內部ＦＬＡＳＨ ＰＬＤ（包括ＦＤＰＬＤ和ＦＧＰＬＤ）實現，具體結構由與陣列組成。ＦＤＰＬＤ為內部功能部件提供地址譯碼，例如內部的ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ、ＳＲＡＭ、寄存器，以及Ｉ／Ｏ端口的選擇。ＦＧＰＬＤ用于實現系統邏輯，如狀態機功能塊和組合邏輯的實現。
ＰＳＤ８１３Ｆ１的加密技術為系統的加密提供了便捷的實現方法，當ＰＳＤ配置寄存器中的保密位被置位時，不允許在器件編程器或通過ＪＴＡＧ端口讀器件，當使用ＪＴＡＧ端口時，只有全芯片擦除命令允許，其他命令被阻斷。
２ ＪＴＡＧ編程
ＰＳＤ８１３Ｆ１為真正的現場可編程器件，包括芯片的ＰＳＤ配置、ＰＬＤ陣列、ＥＥＰＲＯＭ和ＦＬＡＳＨ ＭＥＭ均能在系統中編程。
基于ＰＳＤ技術的硬件設計方法是采用硬件描述語言來設計復雜的數字邏輯系統，生成符合ＰＳＤ芯片要求、在電路上可行的數字邏輯，通過ＷＳＩ公司提供的ＰＳＤＳＯＦＴ軟件包，可生成編程器所需的目標文件（包括程序及系統配置文件），經ＪＴＡＧ接口可下載到芯片中。
端口Ｃ是可復用的端口，可配置成ＪＴＡＧ編程端口，在現場對空白器件進行在系統編程或對已編程器件進行重新編程，而無需使用微控制器。另外，也可以通過微控制器執行來自ＥＥＰＲＯＭ的編程算法，ＦＬＡＳＨ ＭＥＭ也可在系統內被編程。通過執行來自ＦＬＡＳＨ ＭＥＭ的算法，ＥＥＰＲＯＭ也可用同樣的方法進行編程。ＰＬＤ邏輯或其他ＰＳＤ８１３Ｆ１配置同樣也可通過ＪＴＡＧ口或器件編程器編程。
ＰＳＤ８１３Ｆ１遵守ＩＥＥＥ１１４９．１ ＪＴＡＧＪｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ聯合測試行動小組）技術規范的基本內容，支持ＪＴＡＴ接口的ＩＳＣ（Ｉｎ Ｓｙｓｔｅｍ Ｃｏｎｆｉｇｕｒｉｔｉｏｎ在系統配置）規范，允許ＰＳＤ８１３Ｆ１與其他工作于邊界掃描方式的器件一起存在于ＪＴＡＧ鏈中，但不支持該技術規范內定義的邊界掃描功能。
標準ＪＴＡＧ采用４個基本信號：ＴＣＫ，ＴＭＳ，ＴＤＩ，ＴＤＯ。其中，ＴＣＫ為同步時鐘，ＴＭＳ為ＪＴＡＧ方式選擇，ＴＤＩ、ＴＤＯ分別為串行數據輸入和串行數據輸出。ＷＳＩ公司的ＪＴＡＧ接口除以上４個基本信號外，還附加提供了用于增強功能的ＴＳＴＡＴ和／ＴＥＲＲ信號，其中ＴＳＴＡＴ代表正在進行的當前動作的瞬時狀態，／ＴＥＲＲ指示對字節或扇區的編程／擦除是否超時。此外的附加信號為：／ＪＥＮ提供低電平有效的使能輸入信號，以便使ＰＳＤ８１３Ｆ１的ＪＴＡＧ功能在端口Ｃ引腳上有效； ／ＲＳＴ復位目標系統，／ＴＲＳＴ復位目標板上的ＪＴＡＧ，ＣＮＴＬ是由用戶定義的信號。
３ ＰＳＤ８１３Ｆ１在數據采集系統中的應用
ＰＳＤ８１３Ｆ１可與８位或１６位ＭＣＵ構成一應用系統，本文在此介紹了采用ＰＳＤ８１３Ｆ１與８０Ｃ１９６ＫＣ[２]構成的現場數據采集電路。