嵌入式流媒體攜帶式系統的設計及改進

3.2 PCI接口設計

在該流媒體系統設計過程中所使用的PXA270處理器本身并不支持PCI總線協議，為了使系統能夠支持PCI總線協議，需要對處理器的接口進行改進，在這里提出使用FPGA來設計PCI總線接口控制器。設計在ModelSim環境下對Verilog HDL源程序進行前仿真，在Xilinx ISE環境下進行邏輯綜合、布局布線后下載到Xilinx公司生產Spartan-3 FPGA XC3S200芯片內。GEC2410開發板套件

PCI接口控制器的設計中，核心設計部分有時序控制和配置空間兩部分。時序控制保證了PCI接口控制器能按正常的PCI時序工作。配置空間部分保證了板卡的即插即用功能。

3.2.1 PCI接口配置空間的實現

PCI總線定義了3種物理地址空間，分別是存儲器地址空間、I/O地址空間和配置地址空間。配置空間是PCI所特有的一種空間，其長度為256字節并且有特定記錄結構的地址空間，可以在系統自舉時訪問，也可在其他時間訪問[3]。其它一些寄存器配置如下：GEC2410開發板套件

廠商ID使用芯片最初的生產廠商ID值；設備ID可為除00000000H和0FFFFFFFFH中的任意值；命令寄存器中位1、6、8在本設計中均被設置為0；基地址寄存器用來映射設備的存儲器地址空間，與設備地址空間大小相應的低位被強制為0，故此在配置寫過程中，配置軟件通過對這個寄存器的所有位寫1，然后再讀出該寄存器的值來決定設備存儲器所占用的地址范圍，位0被設為低表示存儲器映射；類代碼寄存器：設置為018000H，即設備為大容量存儲控制器；首部類型寄存器：設置為0，表示其為單功能設備且首部類型為0。

3.2.2 時序控制的實現

在時序控制程序中采用狀態機模型來實現不同時序的轉換。各種命令，數據交換、控制均在狀態機的管理下進行工作。PCI總線上的信號是并行工作的，因此，對應每個狀態必須明確其執行的任務，這些任務用Verilog語言的進程語句來描述所發生的事件。GEC2410開發板套件

本設計中的狀態機共使用了6種狀態，如圖3所示，分別為空閑狀態（idle），準備狀態（Ready），DEVSEL# 和TRDY#均為高電平狀態（DevTrHi），DEVSEL#為低電平且TRDY#為高電平狀態（DevLoTrHi），DEVSEL#和TRDY#均為低電平狀態（DevTrLo）以及操作結束狀態（OprOver）。

圖3 PCI接口狀態機

注: state0表示pci_frame_i= ’1’ and pci_irdy_i =’1’, state 1表示pci_frame_i= ’1’ and pci_irdy_i=’0’ and irdy_i=’0’。

　　當系統接到復位信號后對系統進行復位，然后轉入空閑狀態。在空閑狀態中采樣總線，并根據總線的變化來決定下一個時鐘上升沿后狀態機轉人何種狀態，這些時序和程序中用到的信號都是基本且必須的，在進行開發時可以根據需要增添必要的狀態和信號。編寫完整的代碼，之后將代碼導入ModelSim完成仿真，用Xilinx公司自帶工具ISE進行綜合布線，生成bit文件下載到FPGA器件。GEC2410開發板套件

4 系統的軟件模塊設計

該流媒體攜帶式系統的軟件平臺采用小體積、高性能的嵌入式Linux操作系統，它由一個內核和一些可以定制的系統模塊組成，如文件系統模塊、內存驅動模塊等[5]。針對本應用，進行了重新剪裁和配置，只包含系統所需的模塊。

對于該攜帶式系統的播放終端，其軟件應用程序結構如圖4所示，分別是圖形用戶界面模塊、系統管理主控模塊和音視頻解碼器三部分。音視頻解碼器模塊可看作是系統管理主控模塊的插件(plug-in)，從主控模塊獲得編碼的音視頻數據并對其解碼，解碼后返發送給系統管理主控模塊。本文主要介紹系統管理主控模塊。

圖4 播放終端應用程序結構圖