車載移動電視接收的系統方案
加入技術交流群
Cyclone器件系列具有八個低偏移的全局時鐘網，它們分布在整個芯片內，由四個專用時鐘管腳饋入。對于整個系統的時鐘管理，器件的PLL（每個有三個輸出抽頭）也能夠勝任頻率合成和相位偏移的工作。
內嵌處理器的FPGA系統
Cyclone FPGA顯然是為基于處理器的應用進行了優化，尤其是能從嵌入軟核處理器如Altera的Nios處理器中受益的應用。典型的Nios控制器系統由一個CPU、片內RAM和ROM、一個外部存儲控制器和許多串行和并行接口組成。這樣一個基于Nios的系統需要大約1,500個邏輯單元（LE），占用Cyclone EP1C12器件有效邏輯資源的12.5%。
所有的Nios模塊都可以通過多主交換陣列連接到Avalon總線上。Nios處理器是一款五級流水線的16或32位RISC處理器，基于數據和地址總線完全分離的Harvard結構。Avalon交換陣列完全支持以上種總線。Nios處理器的同步接口，低的資源利用率和優化的性能使之極其適合于在可編程邏輯中實現。其它的特性包括多達512個寄存器的大型寄存器組和多達64個優先級可調的中斷。
Nios處理器的用戶也可自行為Nios處理器設計增加專用指令。這些指令是由用戶定義在硬件中實現的處理器命令。例如，在軟件中估計需要80個時鐘周期的乘法功能若以專用指令執行只需要兩個周期。這樣就能將諸如加速信號處理任務等各種功能集成到指令集中，能夠處理多達五條不同的指令。系統設計者使用Altera的SPOC Builder工具自動創建Nios系統單元之間的接口邏輯，為其分配一個空閑的操作碼，并生成所有所需的C和匯編器的宏。
Nios處理器的設計環境包括參數化硬件描述和自適應的軟件開發環境。Altera器件如Cyclone、Stratix、Stratix GX和HardCopy器件能夠實現Nios處理器。典型的FPGA內的Nios處理器性能在50至125MIPS之間。Nios軟核處理器支持的操作系統包括ATI Nucleus，uC/OSII和KROS。
可編程系統（SOPC）設計
設計者使用Altera的SOPC Builder工具能以簡單的按部就班的方式生成期望的系統。首先，選擇用于處理的CPU――本例中是Nios結構。然后設置不同的結構特性配置處理器。最重要的參數包括：
數據總線寬度
寄存器組大小
硬件支持的算術功能（如乘法）
性能或尺寸優化
支持操作系統
專用指令（除法，浮點單元，FFT和其它）
CPU經裁剪符合預期的系統需求，設計者只需要建立Nios控制系統所需的接口。輔以圖形用戶接口，由齊全的不同模塊的庫構建所需的系統。接口庫包括器件使用的IP核和Altera IP合作者提供的模塊。也可以將專用模塊添加到模塊列表中，以后該模塊就可以成為特定用戶群的標準塊。
每個IP模塊用各自編程掩碼進行參數配置。在這一過程中，模塊會根據設置的數據總線寬度進行調整，對它的功能進行控制，或對特定的應用進行優化。例如，FIR濾波器的抽頭和系數可以調整，以滿足分集電視接收機的特定需求。
下一步是將功能模塊和CPU連接。首先，以圖形方式生成內部總線系統，連接接口模塊和CPU，分配地址范圍和中斷。這樣就設置了整個系統所需的必要單元，系統也隨之實現。
在硬件方面，Altera SOPC Builder生成網絡列表，VHDL或Verilog描述和仿真環境。在軟件方面，SOPC Builder自動創建程序頭文件，庫以及接口并入程序環境所需的驅動。
最后一步是將Nios設計集成到PLD中，編寫應用程序，將系統及庫和操作系統合成在一起，對目標系統進行編程。所有這些步驟都將在Quartus II集成開發環境中完成，該環境也可用于最后的驗證和調試階段。
數字電視開發的下一目標
未來Hirschmann計劃將其它的數字標準如ISDB T（日本）和ATSC（USA）集成到該系統中。Hirschmann也在研究“天線底部接收機”的概念，即接收機位于天線的底部。這種布置可以不需要RF饋線和放大器，從而進一步改善接收質量。將接收機的部分硬件轉換為軟件，這樣可以通過軟件對不同的廣播服務進行配置。
這樣的軟件無線電是基于一致的硬件平臺，這樣整個系列接收機的衍生品可以在很大的頻率范圍內由軟件進行調整、配置和使用。軟件無線電的概念要求在天線上之間掃描廣播信號，然后在數字域上進行全部的后續處理。現在，還無法實現這種意義上的軟件無線電，因為無法達到所需的系統處理性能，最重要的是根本無法提供模數變換器所需的很高的采樣頻率。不過，以近乎中頻工作的軟件無線電子集現在可能已經很明確了。由于這種無線電技術具有令人滿意的質量和便利的特性，很可能很快就會配置到新的轎車中。
模數轉換器相關文章:模數轉換器工作原理
評論