一種適用于高速接口電路的新型均衡電路
該電路最后使用0.13μm CMOS工藝實現,芯片面積約為0.26mm2,電路包括兩級級聯的均衡器,交叉耦合接比較器作為限幅放大器及后級驅動電路,后仿芯片功耗為34.7mW,芯片版圖概貌如圖7所示。
6 結束語
文中使用0.13μm CMOS實現了一款可以補償高頻信號傳輸線損耗的新型均衡器結構.仿真結果驗證得到,該電路可以接收速率高達5Gbit/s數據信號,并對傳輸線損耗造成的高頻衰減提供了有效的補償.在設計中,使用了對稱負載和有源電感等技術,避免了使用片上電感.對電路的噪聲抑制和均衡效果起到了明顯的促進.電路仿真使用Hspice,功耗仿真結果滿足設計需求
電路相關文章:電路分析基礎
評論