多核系統效率與任務屬性關系的優化策略
加入技術交流群
人們在追求計算機高速度運行、高可靠性的今天，更加注重系統效率[2-3]。尤其是摩爾定理遇到瓶頸時，驅動了多核CPU設計，同時基于多核的并行程序設計也隨之成為研究熱點，多核并行硬件和軟件協調進步仍然延續著ENIAC以來的相輔相成發展的技術路線，成為新概念上的研究領域。
對計算機性能準確建模非常復雜[4]，其中最基本的因素包括存儲器層次結構、操作系統、互聯網絡、處理機技術、高速緩存與存儲管理、延遲包容或吸收機制、算法設計與編程語言等。然而，這些技術細節僅僅源自計算機系統本身，而隨著非科學計算的處理任務日趨顯現(如流媒體處理、模式識別、圖像處理、知識發現、多媒體庫操作等)，傳統的并行處理機制與結構所追求的并行能力指標將不再適應新屬性任務處理，研究任務屬性與系統效率或整體性能，將成為并行處理體系結構設計與應用的重要課題。
1 并行系統的并行能力與效率描述
在研究并行處理技術過程中，因為Von Neumann機的存儲程序結構及系統的整體處理能力，取決于系統的全部處理節點或多核訪問內存的機制與效率[2]。所以，當代典型的并行機系統都重點研究訪問內存的技術與方法。
1.1 幾種典型的并行機系統
當前典型的并行機系統有共享存儲的對稱多處理機SMP(Symmetric Multi-Processor)、大規模并行處理機MPP(Massively Parallel Processor)、分布式共享存儲器多處理機DSM(Distributed Shared Memory)、工作站機群COW(Cluster of Workstations)和跨地域性的、用高速網絡將異構性計算節點連接起來滿足用戶分布式計算要求的網格計算環境GCE(Grid Computational Environment)。
1.2 并行計算機訪存模型
均勻存儲訪問模型(Uniform Memory Access)，其重要特征是物理存儲器被所有處理器均勻共享，所有處理器訪問任何存儲字的時間相同；每臺處理器都帶私有高速緩存，外圍設備也可以一定形式共享。也稱為緊耦合系統(Tightly Coupled System)。當所有處理器都能等同地訪問所有I/O設備、能同樣地運行程序(如操作系統內核、I/O服務程序等)時，稱為對稱多處理機(SMP)。
非均勻存儲訪問模型(Non-uniform Memory Access)，所共享的存儲器在物理上是分布在所有的處理機中，其所有本地存儲器的集合就組成了全局地址空間。處理器訪問存儲器的時間不一樣，訪問本地存儲器LM或群內共享存儲器CSM較快，而訪問外地存儲器或全局共享存儲器GSM(Global Share Memory)較慢。每臺處理器照例可帶私有高速緩存，外設也可以某種形式共享。
全高速緩存存儲訪問模型(Cache-Only Memory Access)，各處理器節點中沒有存儲層次結構，全部高速緩存組成了全局地址空間。利用分布的高速緩存目錄D進行遠程高速緩存的訪問，緩存容量一般都大于二級高速緩存容量。數據開始可任意分配，隨著進程的推進，數據最終被遷移到相應存儲空間。
高速緩存一致性非均勻存儲訪問模型(Cache-Coherent Non-uniform Memory Access)，絕大多數商用系統都使用基于目錄的高速緩存一致性協議，比較SMP優化了可擴展性，是一種分布共享存儲的多處理機系統。隨著進程推進，數據自遷移到所用的空間。
非遠程存儲訪問模型(No-Remote Memory Access)，所有存儲器是私有的，不支持遠程存儲器訪問。
1.3 系統加速比與效率
多處理器加速比和處理機效率可分別表示為：
因為最佳加速比是線性的，即：SP=Op，所以最佳效率就是常數，即：E＝Const (0≤Const≤1)。
由(1)式知，P增加，則E下降，但能夠通過優化算法使E增加。當然是增加了算法優化過程的工作量(Workload)，即由于付出Workload開銷，在系統處理機數量增加時維持系統效率不變。這就是本文提出的基于任務屬性分析結果，科學地選擇多核系統結構的概念。所以，始終保持一定效率常數的優化系統，應該能夠實時對系統內參與運行的處理機數量實現科學調度，這等同于大規模作戰系統的指揮，必須科學地調兵遣將。
2 指令級并行與多核CPU
實現指令級并行(ILP)處理的基本要求是被執行指令序列不存在指令與數據相關，系統能在同一絕對時間或相對時間內并行執行多個任務指令或線程，現代多核CPU能支持片內多線程平行推進。如果任務的指令序列存在相關性，平行推進過程將出現“參差不齊”或線程暫停而阻塞相關核的運行線程現象。所以，需要事先找出指令代碼中合適的指令序列段(S)，如果執行S的時鐘周期能正好等于原來被阻塞的延遲時間(Delay)，則能有效地緩沖或吸收線程阻塞，繼續維持多核的多線程平行推進。
現代多核CPU實際上引入了多線程平行推進過程中自適應進程遷移技術，即當某核的線程被阻塞時，能自動完成相應線程上的進程段遷移，相當于上述執行S而吸收線程阻塞。
評論