了解基于IC的時鐘分布系統中的鎖相環

　　時序信號對于數字設備、通信系統和無所不在的網絡的可靠操作至關重要，可用于協調電路動作。這些信號同步來自同步路徑的數據信號流，同時控制發出的指令信號，以便管理互聯數字模塊。生成這種信號(也通常稱為時鐘)的一個簡單方法就是采用本地振蕩器。但是，當前許多復雜系統都需要各種不同的時鐘頻率，同時要確保高精度和低噪聲。系統設計人員可根據系統中所需的各種不同頻率來放置相應數量的振蕩器。這種做法會占用板卡空間需求，提高復雜性，并增加系統成本。

　　解決此問題的方法之一就是采用基于PLL的(鎖相環)時鐘分布法。PLL可被集成到單個IC中，并扇出多個不同頻率的時鐘，如圖1所示。這樣的芯片IC設計可以大幅減小尺寸并降低功耗。

　　PLL在高性能數字系統中被廣泛用于生成片上時鐘。此外，PLL也可被集成到幾乎所有的大規模混合信號和數字片上系統(SoC)中。基于PLL的時鐘分布系統可將任何單個板級時鐘源作為輸入源并生成多個時鐘輸出，其頻率相對于輸入源而言可大可小。