三相交錯式雙向DC／DC儲能變流器的研究
加入技術交流群
式中：t0為VS1關斷時刻；t1，t2為VS2開通與關斷時刻；t3，t4為VS3開通與關斷時刻。
變流器穩態工作時，△iL1+=△iL1-，則有：
Uo／Ui=D1+D2+D3=D (6)
為了便于PWM驅動波形的移相設計，取D1=D2=D3=D／3。當VS2，VS，開斷及Boost模式下結論相同。三相交錯變流器工作在Buck模式時，3個橋臂的工作時序如圖2a～c所示。前T／3，VS1以D／3開斷；中間T／3周期，VS3以D／3開斷；后T／3，VS5以D／3開斷。當功率管開通時，Ui直接加在輸出端，當功率管關斷時，功率二極管實現續流作用。同理，三相交錯變流器工作在Boost模式時，3個橋臂工作時序如圖2d～f所示。本文引用地址：http://www.104case.com/article/230789.htm
該系統設定Buck模式對蓄電池充電，Boost模式蓄電池放電。如圖2所示，三相交錯Buck模式下，變流器對蓄電池充電，假設充電電流為恒定I，流經3個電感的平均電流分別為IL1，IL2，IL3。由于三相橋臂采用并聯結構，有I=IL1+IL2+IL3，在三相電路結構完全相同的情況下，有IL1=IL2=IL3=I／3，而單相模式時相同的充電電流下iL=I。Buck模式下，電感電流紋波系數計算式為：
式中：d為開關管驅動波形的占空比；fs為開關頻率。
由上述可知，三相模式下的fs與單相相同，d=D／3，電感電流為單相模式的1／3，可得ri不變，電流紋波為單相模式的1／3。因此，在相同頻率及電感等運行條件下，較單相模式DC／DC變流器，三相交錯模式DC／DC變流器流經電感的電流較小，且三相電流波峰互差120°，疊加后總電流紋波減小。同樣，三相交錯Boost模式下，蓄電池處于放電狀態，放電電流等于三相電感電流之和，放電電流紋波及電感電流都比單相模式小。
該變流器數字控制系統采用DSP作為主控器，通過配置DSP內部事件管理器(EV)的各寄存器，可產生6路互不干擾的PWM驅動波形。雙向
DC／DC變流器可工作在獨立PWM和互補PWM兩種模式下，在此選擇獨立PWM工作方式。即當系統工作在Buck模式時，僅上橋臂功率管工作，所有下橋臂功率管可靠關斷；當系統工作在Boost模式時，僅下橋臂功率管工作，所有上橋臂功率管可靠關斷。由于EV基于同一個時鐘信號產生PWM驅動波，各PWM波同相位，需要經過移相才能應用于三相交錯變流器系統。在此采用FPGA內部FIFO存儲器實現PWM波形移相功能。
在QuartusⅡ中，FIFO模型可用MegaWizard創建，也可用HDL代碼創建，兩種創建方式實際都是對存儲器進行參數配置的過程，在此選用
VHDL語言創建該模型。該系統設定功率管開關頻率為5 kHz，因此DSP應產生周期為200 ms的PWM驅動波形，對其進行60°和120°移相，實際就是進行200／3 ms和400／3 ms的延時。選用頻率為33 MHz的FPGA，FIFO數據讀入讀出的頻率直接使用系統頻率，若要產生200／3 ms的延時，FIFO壓棧深度應該為2 200，若要產生400／3 ms的延時，FIFO壓棧深度應該為4 400，因此配置FIFO最大壓棧深度為8 192，對應地址寬度為13。系統Boost，Buck驅動波形相互獨立，FIFO位寬設置為2，分別實現Buck與Boost驅動波形的移相。
配置兩個FIFO模型FIFO1與FIFO2，分別設置兩個計數變量，使得FIFO1讀使能滯后寫使能2 200個系統時鐘周期，則產生60°波形移相；使得FIFO2讀使能滯后寫使能4 400個系統時鐘周期，則產生120°波形移相。最后需要對FIFO模型進行端口映射，其輸入映射到DSP的PWM輸出端，輸出映射到PEBB模塊驅動輸入端，復位信號端映射到DSP輸出移相使能端。當輸出使能端有效時，FPGA對三相驅動波形進行相應移相，系統工作在三相交錯模式；當輸出使能無效時，FPGA直接輸出一相原始波形，系統工作在單相模式，如此可以輕松實現兩種模式的切換。
評論