80+TM 和計算機產業拯救氣候行動計劃 (Climate Savers Computing) ? 給計算機電源設立了一個強有力的效率標準。這些標準的"白金"級別規定計算機電源在 20% 額定負載狀態下必須有 90% 的效率，50% 額定負載時效率必須達到94%，而在 100% 負載時效率必須達到 91%。為了滿足這些標準，一些電源設計人員選擇使用一個具有同步整流的相移、全橋接 DC/DC 轉換器。這種拓撲結構是一種比較好的選擇，因為它可以在主 FET 上實現零電壓開關 (ZVS)。一種普遍使用的驅動同步整流器的方法是利用已經存在的信號驅動主 FET。這樣做存在的唯一問題是要求主 FET 時滯，以實現零電壓開關。這會導致兩個同步整流器在快速續流期間同時關閉，從而允許過多的體二極管導電，最終降低系統效率。本文的目的是建議使用不同的時序，驅動這些同步整流器，從而減少體二極管導電并最終提高整體系統效率。

市場上有一些脈寬調制器 (PWM)，其設計目標是用于控制相移、全橋接轉換器，而非驅動同步整流器 （QE 和 QF）。工程師們發現他們可以通過 PWM 控制器的控制信號OUTA和OUTB來控制同步 FET，這樣便可以在本應用中使用這些控制器。圖 1 顯示了其中一款轉換器中的一個功能示意圖。

圖 1 同步整流改進型相移、全橋接轉換器

問題

通過延遲H橋接（QA、QB、QC、QD）的 FET 導通，PWM 控制器有助于在這些轉換器中實現 ZVS。FET QA 和 QB 導通和斷開轉換過渡之間的延遲 (tDelay) 會使同步 FET QE 和 Q F同時斷開，從而允許其主體二極管實施上述導電行為。下列方程式較好地估算了續流期間 QE 和 QF 的主體二極管傳導損耗

其中 POUT 為輸出功率，VOUT 為輸出電壓，VD 為主體二極管的正向壓降，而 fs 為電感開關頻率。

QE 和 QF 的主體二極管傳導損耗 (PDiode) 過多會使設計達不到"白金"標準。更多詳情，請參見圖 1 和圖 2。如圖所示，OUTA 驅動 FET QA 和 QF，而 OUTB 驅動 FET QB 和 QE。V1 為 LOUT 和 COUT 濾波器網絡輸入的電壓，而 VQEd 和 VQFd 為相應同步整流器 QE 和 QF 的電壓。

圖 2 所示轉換器的時序圖

解決方案

若想減少 QE 和 QF 主體二極管導電，最好是在 QA 和 QB 延遲期間 (tDelay) 讓這些同步整流器開啟。要做到這一點，必須通過其自有輸出來驅動 FET QE 和 QF，其中"導通"時間而非同步的"斷開"時間會重疊。圖 3 顯示了具有 6 個單獨驅動信號（OUTA 到 OUTF）的相移、全橋接轉換器的功能示意圖。通過根據 QA 到 QD 的邊緣，導通和斷開 OUTE 及 OUTF，可以產生 QE (OUTE) 和 QF (OUTF) 的信號。表 1 和圖 4 顯示了完成這項工作所需的時序。圖 4 所示理論波形表明，這種技術去除了主體二極管導電，其會在 tDelay 期間兩個柵極驅動均為斷開時，與圖 2 所示柵極驅動信號一起出現。

表 1 OUTE 和 OUTF 導通/斷開過渡轉換

圖 3 使用表 1 時序的相移、全橋接轉換器

圖 4 減少 QE 和 QF 體二極管導電的時序圖

試驗結果

為了查看這種技術在減少主體二極管導電方面的效果如何，我們對一個 390-V 到 12-V 相移、全橋接轉換器進行了改進，旨在通過圖 2 和 4 所示信號驅動 FET。

圖 5 顯示了同步FET（QE 和 QF）柵極的波形圖，它們通過 OUTA 和 OUTB PWM 輸出驅動。圖中，在 OUTA 和 OUTB 之間的延遲時間 (tDelay) 期間可以觀測到主體二極管導電。

圖 5 QE 和 QF 主體二極管導電波形圖

下一頁的圖 6 顯示了同步FET（QE 和 QF）柵極的波形圖，它們通過圖 3 所示 OUTE 和 OUTF 信號驅動。這些信號都產生自 TI 新的 UCC28950 相移、全橋接控制器。圖 6 表明 FET QE 和 QF 導通的同時主體二極管沒有導電。盡管仍然可以看到一些主體二極管導電，但沒有圖 5 那么多。

圖 6 顯示了 QE 和 QF 低主體二極管導電的波形圖

我們對兩種驅動方案（OUTA 和 OUTB 與 OUTE 和 OUTF）從 20% 到滿負載條件下 600-W DC/DC 轉換器的效率進行了測量。在下一頁的圖 7 中，顯示了這兩種驅動方案的轉換器效率數據。我們可以看到，相比使用 OUTA 和 OUTB，在 50% 到 100% 負載時使用 OUTE 和 OUTF 的效率高出約 0.4%。0.4% 效率增加看起來似乎并不多，但在設計人員努力想要達到"白金"標準時效果就不一樣了。

圖 7 不同 QE 和 QF 驅動方案下 600-W DC/DC 轉換器的效率

結論

即使我們可以通過一個并非為同步整流（OUTA 和 OUTB 驅動方案）而設計的相移、全橋接控制器來對一個具有同步整流器的相移、全橋接轉換器進行控制，實現 ZVS 所要求的 OUTA 和 OUTB 之間接通延遲也會使兩個同步 FET 在同一時間 (tDelay) 關閉。這種延遲會導致在 FET 快速續流期間出現過多的體二極管導電。本文表明更加有效的方法是：在快速續流期間疊加同步整流器的"接通"時間，以便讓體二極管不導電。利用這種方法，雖然體二極管導電并沒有完全消失，但其被極大減少，從而提高了整體系統效率，讓"白金"效率標準更容易達到。